我们知道,高速信号是不允许跨平面的会引起阻抗突变。但是不巧,设计的时候太赶了,出现了DDR跨平面的事情,现在就看看影响度。(这里我提前透露下结论,就是板子还是正常跑起来了,只是还没特别测过信号)
①先将PCB导入POWER SI,按照workflow操作,设置下叠层
②选择需要仿真的,网络,归类下电源,填上相应的电压
③添加port
④接下来就可以开始仿真S参数了
⑤那么关键来了,我重点看下跨平面的线是S参数。可以明显看到DQ12的S11参数十分的差 ,这个和预想是一样的,阻抗不连续导致反射过大。
⑥具体看下走线,的确是跨平面了。(蓝色是走线的位置)但是为什么系统可以正常跑呢?
⑦我切换到S21参数,看下因为本次DDR3跑的频率是400MHZ(MPU限制只能跑这个速度),按图来看信号衰减的并不厉害,(一般大于0.9就认为没有问题,如果需要更详细,可以仿真下波形看看),但是到更高频段就会出问题了。
⑧最后我再扫描下阻抗变化,明显可以看到阻抗发生了突变。
最后总结下,本次是因为时间太赶,导致的设计失误,而且本身运行频率不高,才没导致设计失败。实际做设计的时候,一定要遵守设计的规范,因为在高频的情况下,跨平面的影响是非常大的。