AXI_DMA 回环测试
概述
- MPSOC的PL和PS大带宽数据交互是离不开AXI_DMA的,近期在xazu3eg平太上验证了该IP(用到的是Direct Register Mode),下面分享给正在尝试(学习)的您。
- [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-vQ5lbo1P-
- [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-vQ5lbo1P-
1、DDR->fifo(MM2S)
- 实现PS向PL数据传输,PS通过AXI_Lite接口配置相关寄存器已启动MM2S数据传输,具体寄存器请参考pg021我就不啰嗦了;
int axi_dma_transfer(u8 dma_hd_id, u32 len)
{
int Status = 0;
dma_handle *dma_hd = &dma_hand[dma_hd_id];
dma_hd->trans_st = BUSYING;
Xil_DCacheFlushRange((UINTPTR)dma_hd->ptr_txbuff, DMA_BUFF_LEN);
Status = XAxiDma_SimpleTransfer(dma_hd->dma_ptr, \
(UINTPTR)dma_hd->ptr_txbuff, len, \
XAXIDMA_DMA_TO_DEVICE);
if (Status != XST_SUCCESS) {
return XST_FAILURE;
}
return XST_SUCCESS;
}
- 重点说一下*XAxiDma_SimpleTransfer()*函数,该函数既可以触发MM2S传输,也可以触发S2MM传输,它替我们按照顺序配置好了相关寄存器,我们只需要指定好数据缓存区,传输长度和,方向即可。
- 对了,一个地方需要注意就是数据缓冲区的对齐方式跟AXI_DMA数据为宽相关(我的位宽是128)
#define DMA_DATA_WIDTH 128
u8 dma_tx_buff0[DMA_BUFF_LEN]__attribute__((aligned (DMA_DATA_WIDTH)));
u8 dma_rx_buff0[DMA_BUFF_LEN]__attribute__((aligned (DMA_DATA_WIDTH)));
- 经过实际测试
- 系统时钟100MHz,数据位宽128bit,传输数据总量4096Byte,理论上需要256个时钟周期
- 实际需要535个时钟周期
- 效率为47%
2、fifo->DDR(S2MM)
- 2.1、同样传输是由*XAxiDma_SimpleTransfer()*函数发起的,需要用中断的话需要调用下面这个函数
XAxiDma_IntrEnable(dma_hd->dma_ptr, XAXIDMA_IRQ_IOC_MASK, \
XAXIDMA_DEVICE_TO_DMA);
-
2.2、速率
-
系统时钟100MHz,数据位宽128bit,传输数据总量4096Byte,理论上需要256个时钟周期
-
实际需要326个时钟周期
-
效率为78%
-
当fifo中有数据时即使cpu没有发起S2MM,DMA也会预先缓存80Byte数据
-
-
2.3、中断
-
DMA检测到last信号后,产生中断,
-
并将DMA置成IDLE状态
-
进入中断后得到的真实数据长度可能会小于设置的触发长度,真实长度可查询reg58
-
3、注意事项
在Direct Register Mode下
-
3.1、reg34 = 0x5011,报错
- 原因是DMA一次读取长度小于S_AXIS_S2MM接收一次突发长度
- axi_stream一次突发长度由last信号决定
- 原因是DMA一次读取长度小于S_AXIS_S2MM接收一次突发长度
-
3.2、文档中没有说明axi_dma在mpsoc中的最高速率,经过实测时钟可以跑到300MHz
-