IC后端设计中的功耗分析和低功耗设计

一、功耗分析

功耗分析包含静态分析和动态分析。芯片的功耗分析与电源网络的电压降有关。静态功耗又称泄露功耗，是芯片在待机状态时泄露电流产生的功耗。动态功耗是晶体管处于跳变状态所产生的功耗，主要由开关电流引起的动态开关功耗以及短路电流产生的短路功耗组成。

静态功耗分析：

其中，是反偏二极管泄漏电流，是源漏极对衬底的电流。

是栅极感应的泄露电流。例如，对于nMOS而言，当栅极上所加为负电压时，此时所形成的沟道为P型沟道，与漏极形成PN结。此PN结为高载流子浓度，并且处在反向偏置状态下。其产生的隧穿电流即为。

是亚阈值泄露电流。当栅极偏置电压很低时，沟道载流子受源端势垒的影响，泄露电流较小。当源漏端电压升高后，源端势垒降低，导致沟道电流受源漏端电压影响。

随着工艺水平的深入，栅介电介质越来越薄，门栅泄漏电流产生的功耗也逐渐受到重视。

动态功耗分析：

开关功耗：CMOS逻辑门输出节点电压产生一个逻辑转换时，电源对输出节点电容的充电产生的功耗。电源在一个充放电周期里提供的能量，有一半将以热的形式在CMOS管导通时被消耗。因此，动态功耗主要是逻辑门的输出电容引起的。

短路功耗：以反相器为例，在开关过程中，PMOS和NMOS晶体管会在短时间内同步导通，从而在地与电源之间形成一条通路，并产生短路功耗。

二、低功耗设计

为了降低功耗，可以采用多电源多电压技术Multi supply Multi Voltage（MSMV）。芯片可以被划分为不同的电压域（power domain）。不同的逻辑块处于不同的电压域，由不同电源供电。高性能部分分布在高电压域，低性能部分分布在低电压域。

 

 

http://www.elecfans.com/d/625412.html