《炬丰科技-半导体工艺》InP硅集成的均匀性研究

书籍：《炬丰科技-半导体工艺》

文章：InP硅集成的均匀性研究

编号：JFKJ-21-486

作者：炬丰科技

摘要

  在本文中，我们研究了直径高达 150 mm 的晶圆级 III-V 外延通过 O2 等离子体转移到绝缘体上硅衬底的均匀性。增强型低温 (300°C) 直接晶圆键合。具有亚微米分辨率的扫描声学显微镜证明了无空隙粘合。通过高分辨率 X 射线衍射 的所有键合尺寸中小且均匀分布的残余应变，以及在键合界面采用两周期 InP-InGaAsP 超晶格有助于改善 PL 响应. 高分辨率透射电子显微镜也验证了多重量子阱完整性的保存。

介绍

  自从集成电路发明以来，半导体行业的不断发展已经产生了高质量的镜面抛光、平坦的大面积半用于低成本、大产量电子和光电生产的混合集成的有效方法。最近开发的混合硅平台依赖于高质量的基于 InP 的多量子阱 (MQW) 有源区域通过低温直接晶圆键合转移到绝缘体上硅 (SOI) 衬底 。整个键合区域的键合均匀性对于确保器件产量和性能均匀性非常重要，特别是对于具有不同热膨胀系数的异种材料键合。在本文中，我们研究了直径为 50、100 和 150 mm 的 InP 基生长外延层的直接键合均匀性转移到 SOI 衬底上。感兴趣的参数，包括界面空隙、应变、光致发光 (PL) 响应和键合界面的分布，通过高分辨率扫描声学显微镜 (SAM)、X 射线衍射 (XRD) 晶圆映射、PL 晶圆映射进行表征和透射电子显微镜（TEM）。

实验

  标准的 100 和 150 毫米直径 (001) SOI 晶片用于与直径为 50、100 和 150 毫米的 InP 基外延晶片配对。波导电路和垂直排气通道在键合工艺之前在绝缘体上硅 (SOI) 晶片上形成图案。直径为 150 毫米的 III-V 族晶片包含金属有机化学气相沉积 (MOCVD) 生长的二极管激光器结构，具有 8 周期、压缩应变 (1%)、未掺杂的 InGaAsP 量子阱 (λg 1.54 µm) 和掺杂的 InP层。较小尺寸的 III-V 族晶圆由 MOCVD 生长的未掺杂 2 µm InP 和 100 nm In-GaAs 蚀刻停止层组成。进行彻底的晶片清洁和 O2 等离子体表面活化，然后在室温下配对并在 300°C 下以 1–2 MPa 外部同轴压力退火。然后在湿蚀刻中选择性去除 InP 衬底，在 SOI 衬底上留下 2 µm 厚的 III-V 外延层，表面上有 InGaAs 蚀刻停止层。详细的 III-V 族外延层结构和键合工艺可以在。数字1(a) 显示了 SOI 上不同尺寸（直径为 1 cm2、50、100、150 mm）的薄 III-V 外延层的照片，展示了 >98% 的面积转移和镜状 III-V 表面，具有典型的均方根 (RMS) 表面粗糙度为 0.6–0.7 nm。

结果和讨论

  通常， 在 Normaski 模式的光学显微镜下去除厚 InP 衬底后，我们发现任何界面空隙，其分辨率足以解决亚微米空隙。由于垂直排气通道，在所有键合晶片中随机选择的区域实现了无空隙键合从界面聚合反应中吸收气体副产物（H2O、H2）并捕获 N2、CO2 等。6]。在这里，我们利用高分辨率 SAMµm 分辨率（X 轴：0.5 µm，Y 轴：0.25 µm，Z 轴：0.5 µm) 以显示图 50 和 100 mm 键合晶片的整个晶片级图像。 2. 仅观察到少数相对较大的空隙（以红色圆圈突出显示）。它们靠近晶圆边缘，可能来自手动晶圆处理过程中的表面颗粒。没有发现均匀分布的气体副产品导致的空洞，这与之前在 Normaski 显微镜中在选定区域进行的检查相兼容。7]。在> 99% 的区域中观察到无空隙粘合。图 1 中 SAM 图像中突出显示的误导性对比度和一些垂直线。2 来自与 SAM 工具相关的晶圆卡盘。

结论

  总之，我们研究了晶圆使用无损扫描声学显微镜 (SAM)、X 射线衍射和光致发光 (PL) 映射技术，InP 到 Si 直接晶圆键合的尺度均匀性。晶圆级无空隙键合已在 SAM 中得到验证。PL 图在键合后几乎没有 PL 峰值波长偏移。转移外延层中 MQW 增益和发射光谱纯度的提高可能是由于可忽略的键合诱导热应变、键合界面处的 InGaAsP/InP 超晶格以及键合中生长缺陷的消除的综合影响退火过程。在直径为 50、100 和 150 mm 的 SOI 上转移的薄 III-V 外延层中观察到低键致应变。