芯动力——硬件加速设计方法 学习笔记 5.逻辑综合1

逻辑综合

为什么要进行逻辑综合 ？

我们在设计时是将spec和逻辑转换成verilog代码描述电路，在芯片制作时，需要将代码再转换成更加低级的门级电路，供代工厂使用。逻辑综合的主要目的是：决定电路的门级结构、寻求时序与面积的平衡、需求功耗与时序的平衡、增强电路的测试性。

逻辑综合的基本原理

逻辑综合的三个阶段分别是转译，优化和映射。

转译是指将HDL代码翻译为GTECH电路，这个数据库的电路是完全独立于晶圆厂工艺库的，是一个一般性的数据库文件。

优化就是指我们在逻辑综合阶段通过施加约束来对电路的时序、面积、功耗等特性进行优化。

映射就是将优化后的电路转换为目标工艺库对应的门级网表。

使用DC进行逻辑综合的流程

DC是指Synopsys 公司的 Design Compiler，它是目前逻辑综合使用最多也是最通用的工具。DC的综合过程可以分为以下几步：

1. 预综合过程：读入设计文件、创建启动脚本、设置需要读入的库文件，这里面不太好理解的就是DC需要用到的库文件