MIPI 物理层路由和信号完整性

 

MIPI 物理层路由 (C-PHY) 通常用于将这些智能手机摄像头连接到处理器。

当大多数设计师谈论路由标准（尤其是针对高级设备的路由标准）时，他们通常指的是支持高数据速率的差分路由标准（例如 LVDS）。这些信号标准已在计算机、网络设备、智能电子产品和其他领域中广泛传播，并且对于以更高的数据速率运行以及相对的抗噪性至关重要。在移动设备和其他需要高传输速率来处理图像和视频数据的产品中，外设路由通常使用一组替代的物理层规范进行路由。

MIPI 物理层标准在智能手机和其他移动设备中很受欢迎，但其应用范围正在迅速扩展到新的领域。10 月，MIPI 联盟宣布了新的活动，重点关注高级驾驶辅助系统 (ADAS)、自动驾驶系统 (ADS) 和其他汽车应用。MIPI 将成为不可或缺的另一个领域是计算机视觉（即机器人技术）。PCB 设计师、SoC 设计师和 OEM 应该关注这些发展。特别是，智能手机行业以外的 PCB 设计师需要非常熟悉 MIPI 物理层布线。

PHY 标准和接口

移动行业处理器接口 (MIPI) 是一套专为移动设备（包括智能手机、笔记本电脑、平板电脑和物联网产品）设计的行业规范。MIPI 标准定义了接口和物理层；接口定义了设备如何通过特定信号标准相互通信，而物理层规范（顾名思义）定义了如何在 MCU/MPU 和支持 MIPI 的设备之间路由信号。

使用不同接口构建的传感器、成像组件、外设和 SoC 可以利用不同的物理层来实现某些应用。MIPI 的三个物理层标准分别是 D-PHY、C-PHY 和 M-PHY。每个标准都适用于不同的应用，组件/外设设计人员也相应地实现了相应的接口。

 

MIPI M-PHY 旨在为数据密集型应用提供通信通道。一些示例包括高分辨率图像、高帧率和分辨率视频的传输和处理，以及移动显示器和内存之间的数据传输。D-PHY 更常用于智能手机摄像头和显示器，因为它可在设备与其处理器之间提供高速通信。这个特定的物理层及其相关接口也用于汽车系统，特别是汽车雷达、摄像头、信息娱乐系统和仪表板显示单元。

MIPI C-PHY 专为移动摄像头和显示器而设计，但它也适用于可穿戴设备、物联网摄像头系统和汽车显示器/摄像头。C-PHY 可以与 D-PHY 共享相同的物理层和设备引脚，这意味着设计人员可以使用在两种模式下运行的 SoC。

 

MIPI 物理层特性。图片来自MIPI PHY 技术简报。

MIPI 物理层中的路由：C-PHY 与 M-PHY 和 D-PHY

D-PHY 和 M-PHY 使用典型的差分信号；M-PHY 使用嵌入式时钟，而 D-PHY 使用源同步时钟。然而，C-PHY 使用更复杂的差分信号方案，每条通道有三个引脚。C-PHY 信号标准使用 3 个信号电平，这些信号电平以差分方式感测，类似于双极 RZ。这种有趣的方案要求每条线路具有 50 欧姆特性阻抗，每条线路之间的差分阻抗为 100 欧姆，总共 3 条通道。就像典型的差分信号一样，这要求线路在处理器和设备之间路由时紧密耦合。

 

C-PHY 中使用的差分共模噪声滤波器的独特之处在于您不能使用一组 3 个独立的共模噪声滤波器，因为这会扭曲信号电平。使用标准差分共模噪声滤波器会破坏 C-PHY 中的信号电平，并且不会同时消除所有三条线路的共模噪声。相反，需要使用具有三个输入和三个输出引脚的专用共模噪声滤波器来过滤噪声。

尽管使用了三条差分信号线，但这些线在 PCB 上的长度必须匹配，以确保每条线的上升沿一致，以便准确检测信号电平并抑制共模噪声。C-PHY 编码旨在保证每个符号至少有一个上升沿，并且所有三个接收信号的差分输入都非零。与 D-PHY 相比，在相同的数据传输速率下，C-PHY 使用的走线更少、边缘转换更少、通道更少、电路板面积更小。此外，由于时钟嵌入在 C-PHY 中，并且始终存在信号转换，因此专用时钟通道不会产生额外的辐射，接收器的时钟恢复也更容易。

 

MIPI C-PHY 中三条差分线上的信号电平

接收的 C-PHY 组件一次可感知三条线路中的两条线路之间的信号差异，因此需要在接收 IC 中集成总共三个差分接收器。每个接收器查看三条信号中的两条线路之间的信号差异，从而产生一个 base-5 信号系统。由于 C-PHY 在接收器处处理边沿转换，而不是典型信号电平，因此它对信号电平损失的敏感度低于典型信号传输技术。

 

示例：CSI-2 路由

MIPI CSI-2 最常在 C-PHY 上实现，用于将高速数据从摄像头传输到处理器（例如网络摄像头）。该标准是一种混合串行并行接口，其操作方式如下：

• 所有互连均以差分对的形式在 PCB 上布线
• 该接口包含一个专用的源同步时钟
• 该接口包含最多 4 个数据通道；通常使用 2 个或 4 个。
• 接口具有时间限制，需要长度调整
• 差分阻抗要求为 100 欧姆
• 数据速率限制为每通道 2.5 Gbps

该标准在 4 条通道上的最大数据速率为 10 Gbps，满足了市售高分辨率相机的要求。该接口分布在 4 条通道上的优势在于通道带宽要求非常低，因此该接口对过孔和连接器的阻抗不连续性具有很强的抵抗力。

下图显示了 PCB 内层（差分带状线）中 CSI-2 布线的示例。作为混合串行并行接口，在一对中和一对之间使用长度调整是一项硬性要求；下图所示的布线在每个差分对中应用了单独的长度调整部分，以及在整个组中应用长度调整的较大部分。布线遵循标准差分对规则和指南。

CSI-2 布线示例。本示例使用 4 条数据通道和一条时钟通道将高速串行数据从摄像机传输到本示例中的 FPGA。走线直接在链路两端之间布线，无需耦合电容器。

 

还有其他接口存在这种类型的高速串行/并行混合总线布线吗？除了带有 CSI-2 的 D-PHY 之外，您还可以在 用于 RF 系统高速 ADC 的 JESD204C 接口中找到这种类型的布线；这种布线方式的拓扑与 CSI-2 中使用的拓扑几乎相同。如果您还记得 DDR，它基本上以相同的方式运行，其中源同步时钟与一组数据线和其他线路一起布线，不同之处在于 DDR 将单端和差分布线混合到同一个接口中。

另一种实现类似布线的情况是使用 LVDS 实例化的差分接口，例如 FPGA 或某些高速 ASIC。这种情况不太常见，但差分接口的 PCB 布线同样是通过单个差分对内的长度匹配以及差分对组内的长度匹配来实现的。无论您需要设计或布线什么，PCB 设计软件中的最佳布线工具都可以让您保持高效并帮助您快速布线这些高级接口。