【SERDES】基于SERDES的高速数据传输技术

1、SERDES技术简介

SERDES（serialization/de-serialization）传输技术，即串化/解串传输技术，在发送端将多位并行数据转换为1bit串行数据，通信链路上采用LVDS电平传输这种串行比特流，并在接收端将串行比特流恢复出原始的并行数据。

2、SERDES物理层---LVDS电平概述

LVDS（Low Voltage Differential Signaling）为低压差分信号技术，以克服TTL电平方式传输功耗大、误码率高、电磁干扰大等缺点而研制的一种数字视频信号传输方式。

LVDS优点：传输速率高、传输距离远、功耗低。

在LVDS通信链路中，发送端除了发送正常的通信数据外，还需要发送一个与数据同步的时钟，称为源时钟，接收端根据源时钟完成对数据的采样，会付出原始数据。

3、基于FPGA的SERDES传输技术概述

若要将外置LVDS芯片的原理移至FPGA片内，则FPGA需要满足两个条件

• FPGA支持LVDS电平；
• FPGA内含嵌入式并/串转换结构

SERDES支持单时钟沿数据采样（SDR）和双时钟沿数据采样（DDR）两种模式。

基于SERDES原语的传输速率分析

在FPGA内，影响SERDES原语的传输速率的因素有两个：

1. FPGA内SERDES本身的DC特性，这与SERDES并行的数据位宽、数据采样模式（SDR/DDR），以及FPGA芯片速率等级有关。
2. FPGA可支持的最高时钟频率也会影响原语的并/串转换速率。