System Verilog-packed array以及unpacked array

已于 2023-08-10 22:58:52 修改
阅读量2.2k 收藏 7
点赞数 1
分类专栏： System Verilog/ Verilog 文章标签： verilog system verilog fpga开发 eda
于 2023-08-10 22:50:46 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/mrbone11/article/details/132219597
版权
本文讨论了逻辑数组(data)中的packedarray与unpackedarray的区别，涉及内存布局、数据类型限制，以及-packed和-unpacked在枚举和结构中的使用规则。强调了在设计中类型兼容性的重要性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

如下声明：

logic [7:0] data [255:0]

维度在标识符前面的部分称为packed array，在标识符后面的部分称为unpacked array，一维的pakced array也称为vector。

packed array

packed array只能由单bit数据类型（bit,logic,reg）、enum以及其他packed array和packed structure组成。packed array保证在内存中一定是一段连续的bit
在这里插入图片描述

unpacked array

unpacked array的元素数据类型没有限制，unpacked array在内存中不一定是一段连续的bit
在这里插入图片描述

多维数组

二维数组通常被用于memory，第一维代表地址宽度，第二维代表数据宽度
如下代码：

logic [2:0][3:0] data [4:0][5:0]

这是一个什么样的数据类型呢？我们应该从unpacked dimension部分从左往右读，再从packed dimension部分从左往右读。因此这是一个[4:0][5:0][2:0][3:0]的4维数组

packed 与unpacked

enum、struct也有packed和unpacked之分。编写design时，不能将unpacked类型的数据赋值给packed类型的数据，反之亦然。

packed类型的数据其元素（成员）也必须都是recursively packed的，unpacked数据可以包含packed或者unpacked，其中packed的数据内部的元素（成员）同样必须是recursively packed的

【从零开始学习 SystemVerilog】2.7、SystemVerilog 数据类型—— Packed Arrays（压缩数组）
努力，加油每一天鸭~
09-09 600
【从零开始学习 SystemVerilog】2.7、SystemVerilog 数据类型—— Packed Arrays（压缩数组）
[SV]SystemVerilog压缩数组（Packed Array）和非压缩数组（ Unpacked Array）
元直的博客
10-06 3765
SystemVerilog Packed Array and Unpacked Array。 The termpackedarray is used to refer to the dimensions declared before the data identifier name The termunpackedarray is used to refer to the dimensions declared after the data identifier name bit [7:0...
System Verilog中的packed array和unpacked array
fangfanglovezhou的博客
07-25 1916
System Verilog中的packed array和unpacked array.
systemverilog的packed array和unpack array
最新发布
m0_71354184的博客
11-24 834
unpacked数组和packed数组的主要区别unpacked数组在物理存储时不能保证连续，packed数组则能保证在物理上连续存储。另一种看待unpacked数组和packed数组差异点的角度是，packed数组可以看成一个整体，一个单一向量。
【Unity5.x Shaders】压缩数组Packed arrays
森系少女的游戏梦
10-18 681
在Cg中有两种变量：单一值和压缩数组。 压缩数组的定义是类型 + 数字 例如float3，int4 压缩数组看起来跟普通的数组很像却又不一样，压缩数组的元素可以作为普通结构访问。压缩数组中成员的访问及赋值 通常通过x,y,z,w访问float4 a; a.x=2.0; Cg也提供别名：r, g, b, a。这两种访问方式没有区别，但是不能混用,例如_Color.xgb是错误的 Cg允许压
【quartus】packed unpacked array
世界各处去跑马
06-08 2237
问题描述：
DPI进阶
XtremeDV
10-29 4521
2.4.1 首先认识一下，压缩数组和非压缩数组 压缩数组（Packed arrays） 对于某些数据类型，你可能希望既可以访问整个值，也可以将其分成更小的元素。 例如，你可能有一个32位寄存器，有时你希望将其视为四个8位值，而在其他时候则视为单个无符号值。 压缩数组被视为数组和单个值。 与非压缩的数组不同，它存储为一组连续的没有未使用空间的位。可以方便地将其作为数组元素进行访问。 压缩数组：在数据类型标识符名称之前声明的维度 bit [7：0] p; // packed array of scalar bi
硅芯思见：SystemVerilog中的packedarray和unpacked array
m0_46345246的博客
03-20 5457
【注】因为在很多书籍资料中关于packed array和unpacked array有不同的翻译，有的称之为压缩数组和非压缩数组，有的称之为合并数组和非合并数组，为了避免混淆，本文不采用任何翻译名称，仅使用packed array和unpacked array。 在SystemVerilog中一般认为数组维数声明位于数组名左侧的数组为packed array，并且在使用时经常也将一维的packed array作为vector；维数位于数组名右侧的数组称之为unpacked array，当维数同时出现在数组
【SystemVerilog笔记(一)】数据类型
cc__cc__的博客
11-23 1万+
（一）内建数据类型 1.按照四值逻辑和二值逻辑分类 四值逻辑类型：integer、logic、reg、wire等线网类型 二值逻辑类型：byte、shortint、int、longint、bit 2.按照有符号和无符号分类 有符号类型：byte、shortint、int、longint、integer 无符号类型：bit、logic、reg、wire等线网类型 ※记忆：按位定义的变量是无符号的。 （二）软件常用类型 1.定宽数组 在这里插入代码片 ...
可综合system verilog语法及优势总结
weixin_42146650的博客
10-12 3099
近期学习了《Synthesizing SystemVerilog Busting the Myth that SystemVerilog is only for Verification》这篇文档，发现对于IC 设计工程师，用SV 做RTL 设计，优势比verilog强大很多。首先纠正一个误区，SystemVerilog-2005 不是一种独立的语言——它只是一组Verilog-2005 之上的扩展。
硅芯思见：SystemVerilog中unpacked数组的assignment pattern
m0_46345246的博客
04-20 2925
在SystemVerilog中根据数组中元素的存储方式，将数组细分为了packed数组和unpacked数组，packed数组一般使用拼接（{}）操作实现初始化赋值，unpacked数组则使用数值列表（‘{}）的方式实现初始化赋值。根据大家熟知的绿皮书《SystemVerilog For Verification 2nd》中示例Sample 2.7中使用default等方式进行赋值，但是这个示例的仿真可能与我们期望的并不一样，仿真结果如下。 示例的仿真结果如下： 纳尼？为什么编译都不通过。主要.
SV -- Array 数组
darknessdarkness的博客
04-18 9386
SV – Array 整理下system verilog中数组的用法，备忘。 文章目录SV -- Array1.定宽数组1.1 Packed array1.2 Unpacked array2. 动态数组(new)2.1 重新定义动态数组大小3. 关联数组(字典)4. 队列（Queue,$) 1.定宽数组 int array1 [6]; //fixed size singl...
【SystemVerilog学习笔记】5-数组、结构图和联合体
w0shishabi的博客
04-23 1850
目录5.1 结构体5.1.1 结构体的声明5.1.2 结构体的赋值5.1.3 压缩和非压缩结构体5.1.4 通过端口传递结构体5.1.5 将结构体作为自变量传递至任务和函数5.1.6 综合指导5.2 联合体5.2.1 非压缩联合体5.2.2 标签联合体5.2.3 压缩联合体5.2.4 综合指导5.3 数组5.3.1 非压缩数组5.3.2 压缩数组5.3.3 使用压缩和非压缩数组5.3.4 声明时对数组进行初始化5.3.5 数组赋值5.3.6 数组复制5.3.7 使用位流转换赋值数组和结构体5.3.8 由数组
Verilog学习日志（2021.7.1）
Fantaasky的博客
07-02 404
2021.7.1 1.继续在HDLbits刷题。 （11）开始学向量的内容。一个8位wire向量等同于把八个独立信号排在一起。可以把它看作数组，要选取其中一位只要通过”[n]”实现即可。 （12）掌握和向量相关的细节。 ①向量一定要先声明。//type [upper:lower] vector_name; 声明向量的type一般是wire或者reg，port type一般是input或者output。 以下是一些例子： output reg [3:0] y; //port type: out
[cg]difference between Packed and UnPacked Arrays
poem_of_sunshine的专栏
02-14 1091
https://verificationacademy.com/forums/ovm/difference-between-packed-and-unpacked-arrays When you declare an array, there are two types of dimensions: packed and unpacked. For example,
Note: python struct pack array
liuhd073的博客
06-18 1358
# example struct.pack('f' * len(floatList), *floatList)
verilog reg型二维数组
FPGA萌新的博客
03-10 1万+
verilog中二维数组使用有些限制，比如不能作为module的输入输出port 另外二维数据初始化可以使用for循环来实现初始化 ------------------------------------------------------------------------------------------------ 1. 二维数组作为输入输出port报错 下面举一个例子： model in...
system verilog语法
qq_39543837的博客
09-10 5870
几乎通用的数据类型——logic 是4态数据类型的变量，只允许使用一个驱动源，或者来自于一个或者多个过程快的过程赋值。 位宽可变，logic类型可以替代所有其他类型，包括reg类型。 wire数据类型仍旧使用的原因：多驱动源总线，如多路总线交换器；双向总线（两个驱动源）。 bit是两态数据类型。 system verilog对端口的定义没有限制。 typedefine——用户定义的类型...
Verilog多维数组
热门推荐
childboy的博客
07-29 2万+
http://blog.csdn.net/qp314/article/details/5157276 12.Verilog-2001多维数组 Verilog-1995只允许一维数组，而Verilog-2001允许多维数组。             //1-dimensional array of 8-bit reg variables       //(allowed
system verilog数据类型
03-22
SystemVerilog支持的数据类型包括：bit、byte、shortint、int、longint、real、realtime、logic、reg、time、event、enum、struct、union、packed array、unpacked array等。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

mrbone11

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值