一、VHDL语言基本结构如下:
- 库的引用
- 实体声明
- 结构体的声明
- 结构体的定义
- 配置;
以上实体声明和结构体是必须的,如果只使用标准库中的数据类型,则可不需要库的引用;如果只一个结构体,则配置不是必须的。
二、VHDL程序的注释
VHDL程序的注释由连续两个“- -”开头到本行结束
三、库的引用(VHDL库)
库一般是一些常用VHDL代码的集合,包括:数据类型的定义、函数定义、子程序定义、元件引用声明、常量定义等一些可复用或是共享的VHDL代码。程序引用了库就可以使用该库中的VHDL代码。
库的声明格式:
library库名;
use库名.库中程序包.程序包中的项;
例如
-
library ieee;
-
use ieee.std_Logic_1164.all;
ieee是库名,是VHDL设计中使用频率最高的库之一,包括一些常用数据类型的定义及相关操作。ieee库有以下几个常用的程序包: -
std_logic_1164库定义了std_logic和std_ulogic的数据类型
-
std_logic_signed库定义了与signed数据类型相关的函数
-
std_logic_unsigned库中定义了与unsigned数据类型相关的函数
-
std_logic_arith库定义了一些不同类型数据之间相互转换的函数
ieee还包括math_real、bumberic_bit、numberi