【Time12】setup/hold

cell:器件资源，包含LUT\reg\DSP\memory blocks\IO
edge path:port to pin 和 pin to port 和 pin to pin
clock path:port | generate clock pin to reg pin
data path:port | reg data output pin to reg din pin | port
asynchronous path :asynchronous reset or asynchronous clear

有1个setup检查：
本次launch edge 为参考，分析离本次launch edge 最近的上一个时钟沿。
有2个hold检查：

first检查 :本次 launch edge 不会被上一次的 latch edge 采样到。
second检查:本次 latch  edge 不会被下次 launch edge 采样到。

recovery 检查：
下一个时钟沿之前，clear信号最小的稳定时间。
removal
下一个时钟沿之后，clear信号最小的稳定时间。