FPGA使用中需要注意的问题

1.状态机采用safe 综合。
2.不能使用inout信号在fpga内部模块间传递，只能用在模块顶层。也就是数据输入和输出分开写。fpga内部不产生高阻信号。
3.不允许使用时钟反向，存在异步时钟域问题。
4.移位寄存器不要使用<<、>>，推荐写法为shift_reg <= {shift_reg[6:0],1’b0};
5.门控时钟注意毛刺！一般在IC中为了低功耗，采用门控时钟；而在FPGA中，不采用门控。
6.寻址时，保证是全地址译码。
7.v2fpga有两个复位信号，要注意初始化在配置刷新后完成！