Vivado_VIO误区_初始显示的值不一定是实际的值

最新推荐文章于 2022-10-10 11:13:58 发布
最新推荐文章于 2022-10-10 11:13:58 发布
阅读量1.3k 收藏 3
点赞数 6
分类专栏： FPGA 文章标签： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40147893/article/details/110822684
版权

Vivado_VIO误区_初始显示的值不一定是实际的值
说明：
  实操从ISE移植一个芯片驱动工程到Vivado，一样的代码加ILA和VIO，通过VIO控制芯片寄存器的读写，Vivado这边通过VIO就是无法正常访问寄存器。
最终找到问题，如果有多个VIO输出信号，并且下载bit后你没改变VIO中的按钮值或Text值，VIO显示的值不一定是你信号中的值，可能是上次操作VIO时的记忆值。把每个VIO重新触发一次，才可能是正确的值。一点点调试经验：
下载bit后VIO变量默认值和ILA实际值对比：
在这里插入图片描述
下载bit后VIO中的变量均改变一下代替默认值和ILA实际值对比：
在这里插入图片描述

下载bit后的VIO默认值要慎重观察！

如有错误欢迎指导！！！

数字硬鉴
关注
  • 6
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
Vivado_2037.zip_15.4_2037 vivado_vivado 2037_vivado licenses2037
07-15
vivado 2015.4 lisence
Xilinx.zip_HLS VIVADO_vivado_vivado_hls_xilinx hls_xilinx HLS
07-15
XILINX大讲堂、十招加速Vivado IPI设计、Vivado HLS 中指针作为top 函数参数的处理、Vivado HLS 中的浮点设计编码风格与技巧、编写高效Vivado HLS 工程testbench 的三个要素
FPGA_VGA.zip_verilog vga_vga vivado_vga显示_vivado VGA_vivadoVGA显示
09-15
Vivado下采用Verilog语言实现VGA显示
Xilinx Vivado 硬件诊断（ ila和vio的使用）
08-07
Xilinx Vivado 硬件诊断（ ila和vio的使用）
Xilinx_Vivado_SDK_2019.1下载链接.txt
03-04
该版本中支持以下生产器件： 航天级 Kintex UltraScale：- XQRKU060 XA Kintex-7：- XA7K160T Virtex UltraScale+ HBM (-3)：- XCVU31P、XCVU33P、XCVU35P、XCVU37P
vivado 时序分析（寄存器与寄存器）
weixin_49054039的博客
03-20 3260
总体延时分为两部分 ：1时钟的延时 tclk2- tclk1，也被称为时钟偏斜。 2 在两个寄存器之间 Tdata 既包括路径上的延时也可能包括做组合逻辑运算的延时。 所以我们要做时序分析就是要比对 上述两种延时的差值。 首先我们看数据到达时间 data arrival time如图红线所示 data arrival time = tclk1 +tco +tdata 接着看时钟的延时 Tsu 上升沿（采样沿）到来之前 数据建立保持时间， clock arrival ...
Vivado Logic Analyzer中VIO核的使用
zhiguo0229的专栏
07-09 2150
ChipScope有两种使用的方式：cdc和IP Core。由于VIO的IP只能通过IP的方式来使用，所以IP的方式ChipScope中有重要的意义。 同样，Vivado中的VIO也只能通过IP的方式来使用。本文使用Digilent的Nexys-4板卡来探讨VIO的使用。关于Nexys-4的信息，请参考http://www.digilentchina.com/product-more.asp?
vivado VIO （virtual input output）虚拟IO的使用
我的blog屋
08-31 7073
转自：https://blog.csdn.net/wordwarwordwar/article/details/77150930 一般情况下ILA和VIO都是用在chipscope上使用，VIO可以作为在chipscope时模拟IO。 譬如： 在使用chipscope时需要使用按键出发，但是没有设计按键或者板子不再身边，所以需要模拟按键输入还有其他信号的输出。 参数配置，配置输入探针数量和输出探针数量。分别可以设置0-2
VIVADO关于VIO IP核（Virtual Input/Output）的使用
hy_520520的博客
10-10 7821
这里我们分析EEPROM控制模块，我们需要监视的地方就是EEPROM读出的数据，需要控制的是EEPROM读写开始使能，EEPROM读写类型，EEPROM读写字地址，EEPROM需要写入的数据。VIO它可以实时监控和驱动FPGA内部的信号，输入和输出端口的数量和宽度是可以设置的。因为VIO核心与被监控和驱动的设计是同步的，因此应用于设计的时钟约束也会应用于VIO。一般在VIO使用过程中同时可以伴随逻辑分析仪ila一起调试，这里我们在IIC_JFM24C512模块内部例化ILA采集信号。向地址1写入数据22。
CAN总线基础知识（一）
热门推荐
shanghaiqianlun的专栏
01-03 19万+
1．CAN总线是什么？     CAN（Controller Area Network）是ISO国际标准化的串行通信协议。广泛应用于汽车、船舶等。具有已经被大家认可的高性能和可靠性。     CAN控制器通过组成总线的2根线（CAN-H和CAN-L）的电位差来确定总线的电平，在任一时刻，总线上有2种电平：显性电平和隐性电平。     “显性”具有“优先”的意味，只要有一个单元输出显性电平，总
rs232.rar_RS232 Vivado_rs232_vivado_vivado 开发_vivado下串口
07-14
基于RS232的串口传输程序，开发环境为vivado
vivado.rar_vivado_vivado lisence_vivado license
07-14
vivado 软件license file已经验证
Vivado_debug_to_MATLAB_doc.rar_doc_matlab VIVADO_vivado_vivado
07-14
介绍了Xilinx Vivado debug调试环境下，将调试数据导入MATLAB的方法，简单易用，欢迎交流
vivado_18.3_AR71948_patch
08-07
vivado_18.3_AR71948_patch
Watch.rar_vivado_vivado 开发_vivado 时钟_vivado时钟_watch
07-15
FPGA开发板的简易时钟源码，开发环境为vivado
lab1_stu.rar_25N_fpga vivado_vivado_vivado实验代码
09-23
基于vivado的FPGA程序代码，是实验中的代码，包括仿真文件，源文件和管脚文件
mys_uart_cycle.rar_uart vivado_vivado_vivado uart_vivado uartlit
07-15
串口自发自收，vivado平台，zedboard开发板
Xilinx_vivado_licence_licence_vivado16.4_
10-03
vivado16.4的licence，亲测可用
中值滤波算法.zip_Verilog vivado_WH2_vivado_vivado中值滤波_中值滤波
07-15
中值滤波实现。选择在Vivado软件上采用Verilog语言来编写中值滤波算法，搭建出完整的数据处理系统架构，通过仿真和验证来判断数据的处理效果，并在实际的设计过程中根据出现的问题提出解决方案。
xilinx_vivado_sdk_web_2019.1
最新发布
08-26
xilinx_vivado_sdk_web_2019.1是赛灵思（Xilinx）公司开发的一个软件开发套件。它是基于Vivado设计套件的一部分，旨在为用户提供一套完整的开发工具，用于设计、验证和验证嵌入式系统。 xilinx_vivado_sdk_web_2019...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

数字硬鉴

你的鼓励就是我创作的最大动力。

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值