引言
本文就固定优先级仲裁器和轮询调度仲裁器作简单阐述并实现。给出设计、测试源码。
仲裁请求个数以 4 为例进行说明。
固定优先级仲裁
不论何时,不论何种情况,仲裁的优先级总是 1号 > 2号 > 3号 > 4号。这个在FPGA里用 Verilog是比较容易实现的。
设计源码
// ====================================================================
// | 功能:固定优先级仲裁器
// | 作者:Xu Y. B.
// | 时间:2023-02-11
// | 注意:支持4个仲裁请求
// | 优先级:1 > 2 > 3 > 4
// =================