Verilog 编程——事件/脉冲融合

---

---

引言

再来记录一道今年海康的实习机试题目，这个相对简单很多。关于多个不同时到达的脉冲信号融合的问题。

题目描述

eof 表示一件事情的结束脉冲，为表示两件不确定先后顺序的事情都已结束，需要将两个结束脉冲进行融合，输出一个脉冲，清完善以下代码： 

module event_merge(
input 				clk,
input 				rst_n,
input 				eof1,//脉冲信号，时长：1个clock
input 				eof2,//脉冲信号，时长：1个clock
output wire 		eof
    );

思路

最简单的思路就是对脉冲计数，当然也要考虑事件脉冲同时到达的情况，以免出现bug。如有其他思路，欢迎评论区交流~~

解题

设计代码：

// =======================================================