【IEEE STD 1801】——Introduction

---

---

Introduction

本标准的目的是提供便携、低功耗的设计规范，这些规范可以在整个电子系统设计、分析、验证和实现流程中与各种商业产品一起使用。

当电子设计自动化(EDA)行业在20世纪80年代开始创建用于指定、仿真和实现数字电子电路的功能规范的标准时，主要的设计约束是在当时的主流工艺技术中实现所需功能所需的晶体管面积。由于功耗不是主要考虑因素，而且大多数芯片在单一电压下运行所有功能，因此设计的功耗考虑因素很简单且很容易假定。因此，诸如VHDL语言(IEC 61691-1-1/IEEE STD1076TM1)和SystemVerilog(IEEE STD1800TM2)之类的硬件描述语言(HDL)提供了用于捕获电子系统的功能规范所必需的丰富的能力集，但是没有用于捕获电源体系结构(如何对系统的每个元件供电)的能力。

随着制造电子电路的工艺技术的不断进步，功率(作为设计约束)的重要性不断增加。即使在90 nm工艺节点尺寸以上，动态功耗也成为一个重要的设计约束，因为设计的功能尺寸增加了功耗，同时电池供电的移动系统(如手机和笔记本电脑)成为电子行业的重要驱动力。减少动态功率消耗（将节点从0状态转换到1状态或反之亦然消耗的总功率）的技术变得司空见惯。尽管这些技术影响了设计方法，但这些改变在现有的基于HDL语言的设计流程中相对容易适应，因为这些技术主要集中于管理设计的时钟(更多的时钟域以不同的频率操作，并且当活动操作模式不需要时钟域中的逻辑时对时钟进行门控)。还开发了多电压电源管理方法。这些方法不会直接影响设计的功能，只需要不同电压域之间的电平转换器。多电压电源域可以在现有的设计流程中进行验证，并对该方法进行额外的、直接的扩展。

随着工艺技术低于90 nm，静态功耗已经成为一个突出的并且在许多情况下占主导地位的设计约束。由于较小工艺节点的物理原因，即使在电路静止时(不将节点从0切换到1或反之亦然)，也会从晶体管泄漏功率。已经开发了新的设计技术来管理静态功耗。电源门控或断电关闭了一组逻辑元件的电源。反向偏压技术用于提高晶体管可以改变其状态的电压阈值。虽然反向偏压降低了晶体管的性能，这些技术通常与多电压相结合，并且需要额外的功能：电源管理控制器、在逻辑上和/或电压上将关闭的电源域与通电的域隔离的隔离单元、将信号电压从一个域转换到另一个域的电平转换器，以及用于促进域从断电状态快速转换到通电状态的保持寄存器。

开发统一电源格式（UPF）是为了能够对这些新的电源管理技术进行建模，并促进设计、验证和实施工具的自动化，这些工具必须考虑到设计的电源管理方面。UPF的最初版本由Accellera系统倡议开发，主要侧重于建模功率分布及其对系统行为的影响。2007年5月，最初的版本被捐赠给了IEEE，2009年3月，新版本IEEE Std 1801发布。UPF的更新增加了许多新功能，包括连续细化的概念、系统功率状态的更抽象建模和供应网络的更抽象的建模。

本文件是IEEE Std 1801的最新修订版，提供了对UPF的进一步增强，包括增强了对各级聚合的功率状态和转换建模的概念，增强了对方法的支持，如连续细化和自下而上的实现，以及作为增强包UPF功能和查询功能基础的详细信息模型。此当前版本还为虚拟样机应用程序中的系统级功率分析提供了对组件功率建模的支持。