Altera平台远程更新中FPGA读写Flash设计的讨论

Flash读写控制方案

与Xilinx相比，Intel(Altera)提供了读写控制器方案。而且，同时提供了两个方案。

首先，Altera似乎没有开放配置Flash的Pin的控制。如果没有找到办法直接控制这些Pin，也就没有办法自行设计Flash读写控制器。

自行设计Flash读写控制器的优点在于可控性很高，缺点在于需要花费时间设计并进行稳定性测试。相应的，使用提供的Flash读写控制器IP，优点是免去设计和测试的成本，但缺点在于兼容性。

由于提供的IP可选项很少，可以使用的操作命令也有限，所以很难保证这个IP能兼容哪些Flash。即使能兼容，也可能只能使用基础的操作命令，而部分高级操作比如快速擦写等，不保证能兼容。

方案一：JTAG烧录Flash

在专栏文章《FPGA远程更新设计的需求分析》中，分析了EDA工具通过JTAG烧录Flash的操作。

1.上位机主动发起配置，FPGA被动接收数据进行重配置，此时的配置模式是上文提到的基于JTAG的被动配置。此操作的结果是将FPGA配置为一个Flash的读写器。
2.配置完成后，上位机开始发送/接收Flash的数据，数据通道为JTAG。FPGA通过JTAG接收到数据之后，根据需求发起对Flash的读写操作，将需要更新的