Day6 FPGA三种建模方式区别及Verilog语法基础篇

最新推荐文章于 2024-03-10 11:41:51 发布
最新推荐文章于 2024-03-10 11:41:51 发布
阅读量153 收藏
点赞数
分类专栏： FPGA技术汇总分享 文章标签： fpga开发 dsp开发 硬件工程 笔记 驱动开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_43416206/article/details/132255484
版权
本文详细介绍了FPGA的三种建模方式：数据流建模（assign）、行为级建模（initial、always）和结构化描述。重点讲解了assign语句在组合逻辑建模中的应用，always块的执行机制，以及结构化描述中的模块实例化。同时，对比了RTL级和行为级描述的区别，并提供了Verilog语法的基础知识，包括信号类别、always块和case语句等。
摘要由CSDN通过智能技术生成

这篇文件记录，FPGA的3种建模方式及基本的Verilog HDL语法，内容会根据学习进度，不断更新。

一、FPGA的3种建模方式

A、数据流建模（assign）

​​​​​​​

在数字电路中，信号经过组合逻辑时会类似于数据流动，即信号从输入流向输出，并不会在其中存储。当输入变化时，总会在一定时间以后体现在输出端同样，我们可以模拟数字电路的这一特性，对其进行建模，这种建模方式通常被称为数据流建模

 1.1、是使用连续赋值语句(assign)对电路的逻辑功能进行描述，该方式特别便于对组合逻辑电路建模

1.2、连续驱动，连续赋值语句是连续驱动的，也就是说只要输入发生变化，都会导致该语句的重新计算。　

1.3、只有线网型的变量才能在assign语句中被赋值

图片

了解本专栏 订阅专栏 解锁全文 超级会员免费看
BinaryStarXin
关注
专栏目录
订阅专栏
通信与网络中的Verilog HDL 中三种建模方式
12-09
在Verilog HDL的建模过程中，有三种主要的建模方式：结构化描述方式、数据流描述方式和行为描述方式。这些不同的建模方法提供了不同层次的抽象，以适应各种复杂程度的设计需求。 3.3.1 结构化描述方式 结构化描述...
FPGA技术：FPGA的三种建模方法
构建数字通信技术理论与实践之间的桥梁
02-10 2293
转载：https://blog.csdn.net/zsh1422728529/article/details/48690191 HDL建模时，除了可以用不同层次的基本描述方式建模外，还可以根据其对信号的描述方式不容划分为以下三种：/ 1、数据流建模 2、行为建模 3、结构化建模 在模块中对信号资源分配(或组合逻辑的连接)的描述，成为数据流描述，或称为数据流描述；在模块中对信号的行为进行描...
2019.2.26.学习日记FPGA的三种建模方式，测试文件（tb）的编写以及modelsim的仿真。
qq_39641995的博客
02-26 6641
以设计一个二输入与门举例，要求采用三种建模方式完成（数据流建模、行为建模、结构化建模），采用modelsim进行仿真，保证功能正确。 1、数据流建模：以“assign”关键字出现，用来描述组合逻辑电路（输入发生变化理想中输出立刻发生变化）。输入和输出类型全部为wire，赋值方式为阻塞赋值“=”。 Modelsim操作步骤： 停止波形（STOP） 去信号路径 进行分组 刷新波形，再产生（res...
FPGA系统性学习笔记连载_Day6 FPGA三种建模方式区别及Verilog语法基础篇
ONEFPGA的博客
06-15 1164
1.4、因为assign语句中被赋值的变量，在仿真器中不会存储其值，所以该变量必须是线网（Nets）类型，不能是寄存器（reg）类型 1.5、线网类型的变量，可以被多重驱动，也就是说可以在多个assign语句中驱动同一个net 1.6、reg型变量，不能被不同的行为进程（eg：always块）驱动 1.7、建议使用assign对组合逻辑建模，这是因为assign语句的连续驱动特点与组合逻辑的行为非常相似，而且在assign语句中加延时可以非常精确地模拟组合逻辑的惯性延时。 1.8、assign语句与
HDL的四种建模方式
qp314的专栏
02-04 2352
在FPGA设计中，有四种HDL的建模方式，主要有结构化描述方式、数据流描述方式、行为描述方式和混合设计描述：结构化描述方式：结构化的建模方式就是通过对电路结构的描述来建模，即通过对器件的调用（HDL概念为例化），并使用线网来连接各器件的描述方式。这里的器件包括Verilog HDL的内置门器件如与门and，异或门xor等，也可以是用户的一个设计。结构化的描述方式反映了一个设计的层次关系
FPGA学习笔记（三）——行为级建模
sy243772901的博客
05-29 4509
1 什么是行为级建模？ 从电路外部行为的角度对电路进行描述，设计者更关心的是算法用硬件实现的方法和他的性能。 2 行为级建模有什么特点？ 行为级建模的抽象程度更高，更加偏向与C语言，设计者更加偏向于电路的整体结构和模块所能实现的功能。 3 行为级建模的语言基础？ initial 语句：所有的initial语句内的语句构成一个独立的块，从0时刻开始执行，在整个仿真过程中只...
FPGA学习altera系列: 第五篇 Verilog HDL基础语法及三种建模方式
04-24 1003
今天给大侠带来“FPGA学习系列 altera"系列，持续更新。此学习心得是本人之前所写，所用设计软件为Quartus II 13.1，现Quartus II 新版本已更新到19+，以下仅供初学者学习参考。后续会更新其他系列，敬请关注。话不多说，上货。 在Verilog HDL语言中，可综合的语句（可以被综合成电路）并不多，本篇中着重介绍可综合语句，不可综合语句后续再来介绍。 模块（mod...
零基础学FPGA（三）Verilog语法基础(上)
07-20
在深入学习FPGA设计的过程中，掌握Verilog语法是必不可少的一步。Verilog是一种用于电子系统设计和硬件描述...通过本篇文章的介绍，初学者可以开始对Verilog语法有一个基本的认识，从而为进一步学习FPGA设计打下基础。
零基础学FPGA（三）Verilog语法基基础基础（上）
08-30
Verilog是一种Hardware Description Language（硬件描述语言），主要用于数字电路和FPGA（Field-Programmable Gate Array，现场可编程门阵列）的设计。在学习Verilog语法时，需要了解模块的结构、模块的内容、数据...
零基础学FPGA（五）Verilog语法基础(下)
07-20
本篇文章主要针对零基础读者介绍了Verilog语法基础的下半部分，重点讲解了与C语言的不同点，以及一些基本的Verilog语法规则和系统任务的使用。 首先，文章提到了Verilog和C语言的相似之处。Verilog语法在很多方面...
Verilog HDL三种建模方式
sinat_41653350的博客
03-11 7513
模块（module）是verilog HDL设计当中的基本组成单元，每个设计都是由一个或者多个模块构成，为了能更好地完成设计，我们先来学习模块的写法。 注意：在设计当中，应该在英文状态下输入，否则将会出现语法错误。Verilog HDL 是区分大小写的。 模块必须以关键字module开始，以关键字endmodule结束，例： module <模块名> (<端口名称，···，端口名...
【FPGA】组合逻辑电路三种建模方式（Verilog HDL 门级建模、Verilog HDL 数据流建模、组合电路行为级建模）
最新发布
Rick0725的博客
03-10 1968
可以理解为对逻辑电路中各个门依次进行描述二建模成组合逻辑电路。
Verilog语法要素_周报2(建模解释和操作符)
m0_61555328的博客
05-29 266
一.三种建模方式 结构化描述方式、数据流描述方式和行为描述方式 1.结构化的建模方式 就是通过对电路结构的描述来建模，即通过对器件的调用（ HDL概念称为例化），并使用线网来连接各器件的描述方式。 2.数据流描述方式 数据流的建模方式就是通过对数据流在设计中的具体行为的描述的来建模。最基本的机制就是用连续赋值语句。在连续赋值语句中，某个值被赋给某个线网变量（信号）. 比如 assign [delay] net_name = expression; 3.行为描述方式 行为方式的建模是指采用对信
硬件语言 Verilog HDL 学习 day02 数据流建模，行为级建模，结构化建模
she666666的博客
03-10 1917
硬件语言 Verilog HDL 学习 day02 数据流建模，行为级建模，结构化建模
【FPGA】Verilog描述电路的三种方式（结构化、数据流和行为化）
孤独的单刀
01-18 6863
Verilog作为一种HDL，硬件描述语言，是如何在不同的抽象层级上描述电路的？描述电路的方式有哪些？
fpga设计思想（一）：三种建模方式
zsh1422728529的专栏
09-23 3056
大四了，准备找fpga方面的工作，前几天参加了杭州海康威视的面试，打击很大，笔试题目都很简单，但考查内容却很全面，对fpga设计思想、时序约束、sopc都有所考察。虽然自己都做出来了，可是还没接到面试的通知，我想是是因为自己是本科的原因吧，一起笔试fpga的都是研究生。为工作的事烦心的，只能默默加油，从今天开始我会整理一些博客，算是自己的一点经验之谈。                      
笔记连载 | Day6 FPGA三种建模方式区别及Verilog语法基础篇
11-27 320
听说99%的同学都来这里充电吖 本系列为线下学员学习笔记整理分享，如有想要报名参加线下培训，可以点击以下超链接文章了解，购买开发板可以到叁芯智能科技企业淘宝店下单。 各类研修班 | FPGA就业研修班，短期班…… 叁芯智能FPGA开发板，初学小白必备！ 连载《叁芯智能fpga设计与研发就业班-第6天》 【FPGA数据流建模、行为级建模、结构化建模 区别】及【Verilog HDL语法基础】 作者：紫枫术河 这篇文件记录，FPGA的3种建模方式及基本的V...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

BinaryStarXin

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值