基于FPGA的PCIe接口逻辑设计与实现

摘 要：为了提升高速串行计算机扩展总线标准(PCIe)总线互联设备在高速通信过程中的系 统性能，减少对中央处理器(CPU)资源的占用，基于Kintex-7系列现场可编程逻辑门阵列(FPGA) 平台进行总线主控式直接存储访问(DMA)设计，通过PCIe接口实现了主机设备(PC)与FPGA设备 之间的高性能数据传输。同时，基于Root Port仿真平台设计DMA读写测试用例，仿真结果验证 PCIe接口逻辑的正确性。通过连接上位机和配置驱动进行实际传输速率测试，结果表明，DMA写 速率最高可达1 620 MB/s，DMA读速率最高可达1 427 MB/s，带宽最大值能够达到PCIe接口理论 带宽值的84%。设计方案成本低，可靠性高，能够满足高性能、低延时的数据采集要求。

关键词：高速串行计算机扩展总线标准；现场可编程逻辑门阵列；直接存储访问；数据传输

信息采集与数据传输技术具有高带宽、低延时的特点，对数据处理设备的性能提出更高要求[1]。由于FPGA 具有可编程、高集成度、高保密性、速度快等优点，因此多数信息采集系统的数据处理平台使用FPGA板卡[2]。 但板卡与主机设备之间的数据传输链路是影响系统性能的主要因素[3-5]，所以选择适当的总线技术至关重要。 PCIe 是一种高速串行计算机扩展总线标准[6]，相比PCI总线在拓扑结构方面取得重大改进，由并行总线变为串行 总线，PCIe采用点对点的差分信号传输方式，以减少有害串扰和电磁干扰的影响，保障端对端传输的可靠性。 此外PCIe具备更快的速度、灵活的扩展性，用户可针对不同的应用选择x1到x32的接口模式，如何利用PCIe总 线最大化传输效率成为当前的研究热点[7]。

        在数据传输过程中，DMA方式不需要依赖CPU的大