基于FPGA 多通道多带宽多速率 DDC设计

摘 要:数字阵列雷达的核心内容之一是单元级回波信号中频或射频数字化后,在数字域进行幅/相 加权实现接收数字波束形成,并具有灵活的波束调度和更好的抗有源干扰的性能,基于多通道数字化接收 机的数字阵列模块是数字阵列雷达的关键模块。论述了数字阵列模块内部基于 FPGA 的多通道、多带宽、 多速率数字下变频设计,包括方案设计、仿真设计和工程化设计,同时给出了设计结果,该设计方法可应用 于多通道数字化接收机设计。

关键词:多速率;多带宽;数字下变频;现场可编程门阵列

0 引 言

        由于日益严峻 的 目 标 环 境 和 电 磁 环 境 的 挑 战,现代雷达必须具备高精 度、多 功 能、多 波 束、 多目标 处 理、抗 干 扰、自 适 应 和 目 标 识 别 等 功 能,数字阵列雷达是一种接收和发射都采用数字 波束形成技术的全数字阵列雷达,满足现代雷达 的要求[1]。数字阵列雷达的核心内容之一是单元 级回波信号中频或射频数字化后,在数字域进行 幅/相加权实现接收数字波束形成,基于多通道数 字化接收机的数字阵列模块是数字阵列雷达的关 键模块。 数字阵列模块是一种采用集成化和数字化技术,将射频前端、分布式时钟本振分配、分布式电 源、数字化收发等一体化设计,完成雷达单元级、 多通道回波信号数字化收发、预处理和传输的新 型多功能模块[2]。

        中频/射频数字化接收机通过高速 ADC 直接 对中频或射频模拟信号进行数字化,再对中频或 射频数字信号通过 DDC 处理获得与信号带宽匹 配的数字基带信号。目前 DDC处理可以采用商用 ASIC芯片来实现[3-4],也可以通过基于 FPGA 的 IP核来实现[5]。当前随着雷达多功能一体化应用 的需求以及雷达研制周期缩短的迫切需求,DDC 处理基本上采用基于 FPGA 来进行实现,以灵活 适应数字阵列雷达多功能带宽、多采样率、多通道 一体化设计的需求。

1 多通道多带宽多速率DDC方案设计

1.1 数字下变频处理概述

模拟中频信号可以表示为