芯片之AD4020

这篇博客介绍了AD4020芯片的数字接口要求,其中SCK需要设置为CPOL=CPHA=0。重点讨论了寄存器的读写功能,在操作时,CNV作为芯片选择信号,必须保持低电平以访问配置寄存器。数据在SCK上升沿被锁存,SDO在SCK下降沿输出数据,当CNV变高,SDO进入高阻抗状态。
摘要由CSDN通过智能技术生成

芯片之AD4020

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
数字接口
SCK必须设置为时钟极性(CPOL)=时钟相位(CPHA)=0
在这里插入图片描述
在这里插入图片描述

寄存器读/写功能

当执行寄存器读取和写入操作时,CNV类似于芯片选择信号,并且必须使CNV为低以访问配置寄存器内容。SDI上的数据在每个SC

  • 1
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

傻童:CPU

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值