【FPGA设计】赛灵思常用原语xpm_fifo_async

最新推荐文章于 2024-07-26 17:26:58 发布

ECE_暮云千里

最新推荐文章于 2024-07-26 17:26:58 发布

阅读量673

点赞数 12

文章标签： fpga开发

本文链接：https://blog.csdn.net/qq_45355365/article/details/140618695

版权

1. 简介

xpm_fifo_async是Xilinx Parameterized Macro (XPM) 库中提供的一种异步FIFO（First-In First-Out）模块，主要用于解决跨时钟域的数据传输问题。该模块能够在不同的时钟域之间安全地传输数据，避免了由于时钟不同步导致的潜在亚稳态问题。

2. 接口说明

接口名称	作用
wr_clk	写入时钟，用于控制数据写入FIFO。
rd_clk	读取时钟，用于控制数据从FIFO读出。
wr_en	写使能信号，当为高电平时允许写入数据。
rd_en	读使能信号，当为高电平时允许读出数据。
d_in	写入数据输入端口。
d_out	读出数据输出端口。
empty	空标志，当为高电平时表示FIFO为空。
full	满标志，当为高电平时表示FIFO已满。
prog_empty	程序空标志，当为高电平时表示FIFO接近空状态。
prog_full	程序满标志，当为高电平时表示FIFO接近满状态。
rd_data_count	读数据计数，指示FIFO中可读数据的数量。
wr_data_count	写数据计数，指示FIFO中已写入但未读出的数据数量。

3. 例化模板

xpm_fifo_async #(
    .C_DEPTH_LOG2(DEPTH),
    .C_DATA_WIDTH(DATA_WIDTH)
) xpm_fifo_async_inst (
    .wr_clk(wr_clk),       // Write clock
    .rd_clk(rd_clk),       // Read clock
    .s_axis_din_tdata(din), // Data input
    .s_axis_din_tvalid(wr_en), // Write enable
    .m_axis_dout_tdata(dout), // Data output
    .m_axis_dout_tready(rd_en), // Read enable
    .empty(empty),         // Empty flag
    .full(full)            // Full flag
);