关于AHB slave的接收处理策略及异步FIFO写满的处理

最新推荐文章于 2024-05-06 10:41:42 发布
最新推荐文章于 2024-05-06 10:41:42 发布
阅读量2.5k 收藏 4
点赞数
分类专栏： SOC 文章标签： buffer
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/richardhuang1123/article/details/6917294
版权

1. 由于AHB总线在hsize, hburst, htrans等上的复杂组合，slave设计会比较复杂。什么样的

   设计方式能最大提高性能？目前看到两种方式

   A. 把命令和数据分别buffer,提高突发写深度，可以提高性能。

      状态机要处理总线的控制和数据，以分发命令和数据到相应的buffer。

   B. 命令和数据放到一起buffer，会导致AFIFO宽度很长，不过也不是设计上不允许。

     状态机不会太复杂，组合少很多，更清晰。

B好！

2. 在异步FIFO中，写full的条件判断就是看地址是否相等，写地址高位是否翻墙了。

   由于读指针sync到写时钟域的延迟，所以相应比较条件要考虑这个延迟，具体下回

再详细叙述。

  

richardhuang1123
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
AHB到标准握手时序桥 - 逻辑设计部分
Starry__的博客
06-04 1605
AHB协议毕竟与FIFO、RAM等读写协议不一样，而AHB是SoC系统片内常用的高速接口，所以就需要将AHB的时序转化为标准的握手时序，例如下图本文介绍整个设计的逻辑从上图可以看出，AHB2HANDSHAKE模块是作为AHB slave出现的，所以要从AHB Slave角度进行设计。依然是按照状态机的思路。如果是状态机的思路，AHB协议中HTRANS有四种状态、HBURST有八种状态，我们使用哪一个呢？还是自己写状态机？本文的实现思路是基于HTRANS的IDLE、BUSY、NONSEQ和SEQ四种状态进行设
数字IC验证：ARM总线协议AMBA中AHB、APB的简介、区别与联系
IC Beginner的博客
07-27 7412
写在前面： 最近实习项目里用到这三个协议，因此简单整理一下，内容大多来自ARM官方文档与网络上的，我只是做一个整合，来源都会分别标出。如有侵权请指出，立刻删帖。 官方文档入口：AMBA（包括AHB, ASB, APB）；Qchannel 文章目录1 AMBA总线2 AHB2.1 一个典型的基于AHB的微控制器2.2 AHB总线互联结构：中心选择器连接master与slave2.3 AHB的特性3 APB4 AHB和APB的区别与联系4 Q-channel 1 AMBA总线 内容来源：维基百科词条-Ad.
AHB_slave.rar
07-17
一个基于AHB总线的slave设计+测试文件，适用于刚开始学习的初学者。可以进行仿真测试，深入了解ahb的控制模式，了解内部工作原理。
AHB---slave响应信号
最新发布
意大利炮修理师的博客
05-06 622
一旦master开始传输，slave就控制着传输的进展。master一旦开始传输就不能取消。当slave被访问时，必须提供一个响应，以指示传输的状态。传输状态由HRESP信号提供。表5-1表明，完整的传输响应是HRESP和HREADYOUT信号的组合。
apb/axi异步桥实现
热门推荐
cy413026的博客
03-20 1万+
1.基本异步处理电路 1.1电平同步 1.2脉冲同步 现将脉冲变成电平，同步之后再恢复， 1.下面是脉冲展电平的做法 2.下面是电平恢复脉冲 1.3异步fifo 1.4demux同步 DEBUX通过一个同步到目标时钟域的信号作为目标时钟域多比特数据更新的使能信号 2.Qualifier synchronization 其实和demux很相像，先选择一个quali...
工作日志：2020/11/10 同步突发模式的FIFO调试
weixin_44890250的博客
11-10 332
目标： 验证写FIFO功能的实现。 尝试读模式能不能也使用写FIFO来实现 用DMA实现突发读功能 一、验证写FIFO功能的实现 文档说明： 写FIFO：16 x 32 位 深度写 FIFO 写 FIFO 由所有存储控制器所共用，包括： · 写数据 FIFO，用于存储要写入存储器的 AHB 数据（最多 32 位）以及 AHB 传输的一个控制位（突发或非连续模式）。 · 写地址 FIFO，用于存储 AHB 地址（最多 28 位）以及 AHB 数据大小（最多 2 位）。在
ahb_slave-master_slavenand_AHBslaveflash_AHB_slave_ahbnand_AHB的s
09-11
标题"ahb_slave-master_slavenand_AHBslaveflash_AHB_slave_ahbnand_AHB的s"暗示了我们讨论的是关于AHB总线协议中的从属设备，如NAND闪存设备的接口设计。描述提到"随着智能手机市场的扩张"，这表明这些接口技术在...
AHB_slave ram.zip_AHB_slave_ahb ram slave_ahb slave_ahb slave ra
07-13
ram 的ahb接口，ram ahb interface 好用的中转接口ram 的ahb
ahb.rar_AHB master_AHB fpga_ahb slave_ahb总线_总线
07-15
verilog实现AHB总线上的主从控制，在fpga上验证通过
AHB-Default-Slave-Module.rar_AHB MODULE_AHB slave interface_ahb
09-14
AHB（Advanced High-performance Bus）是ARM公司推出的高性能总线规范，属于AMBA（Advanced Microcontroller Bus Architecture）标准的一部分，主要用于微处理器和外设之间的通信。在AMBA 2.0版本中，AHB提供了更...
FIFO讲解与应用
qq_42419483的博客
03-18 2572
从应用角度对FIFO进行讲解，以及与BUFFER的区别。
一种简单的axi2ahb桥的实现
Kizuna_AI的博客
03-16 9674
用verilog实现了一种简单的axi转ahb桥
AHB2APB桥接器设计（1）——基本原理
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
05-20 7724
AHB2APB桥的基本原理 AHB to APB桥的基本原理 AHB 1. AHB与APB总线 AHB: Advanced High-performance Bus，高级高性能总线APB: Advanced Peripheral Bus，高级外设总线 2. AHB与APB总线的特性 1.高性能、高时钟频率、高带宽 > 2.多master并行操作、Burst突发操作、split分片传输、2级流水线传输 3.可以作为master接口，也可以作为slave接口 4.CPU、DSP
AHB_SLAVE设计与验证
create12137的博客
07-14 1139
新手入门超详细AHB_slave的设计与验证详细过程设计流程是这样写核心程序—lint语法检查—写验证环境-----定向用例–写脚本----随机用例全文流程是这样
SOC设计——（4）AHB- Slave设计
qq_34849963的博客
03-21 1923
一、模块描述 二、设计划分 GlueLogic：即干净的top层只有线，没有逻辑门。 三、建立testbech 四、simulation https://blog.csdn.net/HuaZi_Myth/article/details/102670947?ops_request_misc=&request_id=&biz_id=102&utm_term=AHB%E5%92%8Cslave%E8%AE%BE%E8%AE%A1&utm_medium=dis.
一个简单的ahb slave
weixin_46199958的博客
03-22 834
module ahb_slave( input wire clk , input wire rst_n , input wire hsel , input wire hwrite , input wire [1:0] htrans , input wire [31:0] ha
AHB中slave的ready_in和ready_out究竟区别在哪里
acmgotoac的博客
09-19 890
1
SD-Host AHB slave 接口模块
zgezi的博客
06-29 5784
sd_if 模块控制寄存器介绍信号描述verilog 实现 AHB 总线接口功能模块，CPU通过驱动软件对SD HOST控制器进行访问。(内含控制寄存器，CPU通过配置寄存器，对控制器的各个模块进行控制) 功能： 1、AHB slave接口，允许CPU访问，控制sd_host的运行方式； 2、同步逻辑，SD域产生的信号同步到AHB域供软件判断； 控制寄存器介绍 DMA_CTRL_ADDR寄存器： Size：32bis Address Offset：0x44 Read/write access：read/w
用Verilog写一个dma控制器，支持1 x AXI master 接口和1 x AHB slave 接口包含一个 DMA 通道 AXI master 接口和 AHB slave 接口异步
05-24
以下是一个简单的Verilog代码，实现了一个DMA控制器，其中包含一个DMA通道，支持1 x AXI master接口和1 x AHB slave接口异步： ```verilog module dma_controller( input logic clk, input logic rst, input logic [31:0] axi_m_addr, input logic [31:0] axi_m_data, input logic [31:0] axi_m_wstrb, input logic axi_m_valid, output logic axi_m_ready, output logic [31:0] ahb_s_addr, output logic [31:0] ahb_s_data, output logic ahb_s_write, output logic ahb_s_sel, input logic ahb_s_ack, input logic [31:0] dma_src_addr, input logic [31:0] dma_dst_addr, input logic [31:0] dma_len, input logic dma_start, input logic dma_enable, output logic dma_done ); // DMA状态机的状态定义 typedef enum logic [1:0] { IDLE, READ_AXI, WRITE_AHB, DONE } dma_state_t; dma_state_t dma_state; logic [31:0] dma_counter; always_ff @(posedge clk) begin if (rst) begin dma_state <= IDLE; dma_counter <= 0; ahb_s_addr <= 0; ahb_s_data <= 0; ahb_s_write <= 0; ahb_s_sel <= 0; dma_done <= 0; end else begin case (dma_state) IDLE: begin if (dma_start && dma_enable) begin dma_state <= READ_AXI; end end READ_AXI: begin if (axi_m_valid && axi_m_ready) begin ahb_s_addr <= dma_dst_addr; ahb_s_data <= axi_m_data; ahb_s_write <= 1; ahb_s_sel <= 1; dma_counter <= dma_len - 1; dma_state <= WRITE_AHB; end end WRITE_AHB: begin if (ahb_s_ack) begin ahb_s_addr <= ahb_s_addr + 4; ahb_s_data <= 0; ahb_s_write <= 0; ahb_s_sel <= 0; dma_counter <= dma_counter - 1; if (dma_counter == 0) begin dma_state <= DONE; end else begin dma_state <= READ_AXI; end end end DONE: begin dma_done <= 1; dma_state <= IDLE; end endcase end end assign axi_m_ready = (dma_state == READ_AXI); endmodule ``` 在这个代码中，我们定义了一个包含状态机的DMA控制器，它通过AXI master接口读取数据并将其写入AHB slave接口。当DMA控制器收到开始传输信号时，它将进入状态机并开始执行传输。 在状态机的“IDLE”状态下，DMA控制器等待传输开始信号。当收到该信号时，它将进入“READ_AXI”状态，开始从AXI master接口读取数据。 在“READ_AXI”状态下，DMA控制器将等待AXI master接口的数据有效信号。一旦数据有效，它将使用AHB slave接口将数据写入目标地址，并将计数器设置为传输长度减1。然后，它将进入“WRITE_AHB”状态，等待AHB slave接口的确认信号。 在“WRITE_AHB”状态下，DMA控制器将等待AHB slave接口的确认信号。一旦确认，它将递增目标地址和计数器，并检查是否已传输完所有数据。如果是，则进入“DONE”状态，否则返回“READ_AXI”状态并继续传输。 在“DONE”状态下，DMA控制器将设置传输完成信号并返回“IDLE”状态。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值