电源完整性设计中的VRM行为模型介绍

     在当前电子电路系统的电源设计中，不断降低工作电压以降低功耗的同时，控制电源网络的噪声对实现可靠的电子系统变得越来越重要。当最耗电的负载（如CPU）需要大量电流时PDN会出现电压下降，影响系统的可靠性。因此，在大电流阶跃变化期间，PDN需要具备能够在有限的噪声裕度内保持干净的输出电压能力。

     从电源完整性评估的链路完整性来看，由于有源元件的非线性，包括电压调节器模块（VRMs）的PDN不能由无源元件建模。因此，为了获得准确的仿真结果，需要对VRM采用严格的建模方法，以保证链路完整性和评估精确性。

     目前VRM常使用简单的RL电路建模，并提供电压行为，这种模型能够进行有限的PDN分析。然而，RL电路不能适用于所有的工作条件，基于无源组件的VRM无法再现有源组件mosfet和反馈控制器的非线性行为。为了克服这个问题，基于vrm拓扑结构的行为模型建模，选择了VRMs的电流和电压模式等工作条件，并实现了相应的反馈技术。基于拓扑的行为模型能够生成非线性行为，尽管先前的行为模型是可行的，但基于拓扑的模型有一个缺点，即由于控制器和mosfet的反馈组件，无法将所提出的模型应用于不同供应商的vrm。

     接下来选择应用于实际高速数字系统中的电流模式降压VRM进行电源开关的行为模型。采用自适应电压（AVP）来减小输出电容，并引入PCB对输出电压的寄生影响来模拟实际系统。对降压型VRM的功率级、反馈回路和控制器组成的通用模型进行了预先建模，以适应降压型变换器的所有情况，一旦通用模型实现，该模型将电压行为与实际设计进行比较，以优化控制器的参数。通过与不同负载电流条件下实测输出电压波形的比较，来验证模型的正确性。    

通用模型

     基本上，选择的行为模型模拟了DCDC VRM降压的线性和非线性行为，以实现精确的PDN仿真。如下图所示，输入电压由高侧和低侧mosfet调节，PWM控制器产生开关频率为fsw，占空比为D的交流信号。开关节点Vsw连接外部电感L和输出滤波电容Cout来提供Vout到负载电路。当mosfet反复接通和关断时，电感电流iL相应地上升和下降。工作模式如连续导通模式（CCM）和断续导通模式（DCM）决定了VRM在功率级是否具有连续或不连续iL的特性。通常来说，绝大多数的vrm采用电流模式反馈拓扑结构，以最大限度地减少大负载电流下的电压压降。