ddr3 端口地址 用户程序地址 例化IP地址

ddr3的IP地址可以通过例化的器件得到（比如MT41J128M16xx-125,其中128M=2^27,则例化后总有效地址为28,多出的最高一位是rank，一般为1bit）

顶层端口(行)地址位宽为：13
bank地址为：3
默认列地址10bit的话，总的有效地址应该是26位

例化ip的地址位宽为：14
总的有效地址应该是：14+10+3=27

用户程序地址位宽为：22（这个地址是以128bit为单位的，128=16（16是顶层端口数据位宽）*8，8=2^3，所以后面22加上3）；
用户程序bank地址位宽为2；
总的有效地址应该是：：22+3（一次突发8个地址，占3bit）+2=27

用户程序总有效地址与例化IP总有效地址是一致的，但是与顶层端口总有效地址相比，多出一个位，似乎超出ddr芯片容量（即顶层端口所推出的总有效地址）了。

但从另外一个角度看，似乎也行。即用户程序中，写bank地址是2’b00,2’b01,2’b10,2’b11递增的(则读bank地址2’b11,2’b00,2’b01,2’b10)，
如果仅仅看最低位，则写bank地址0,1，0,1的变化，读bank地址1,0，1,0的变化，可以看做只有两个bank相互切换，而不是四个bank相互切换。这样一来用户程序总的有效地址应该是：22+3+1=26，与ddr芯片总的有效地址一样。
这样一来，要考虑的另一个问题是，例化ip的总的有效地址是27，用户程序和ddr芯片的总的有效地址是26，前者大是不是可以。应该是可以的，因为可以将前者多出的最高位看做是0，多或者不多这个0，对结果没有影响（无论是bank+row+col,还是row+bank+col）。