1 。 EC4CE40F23C8使用quartus13.1 生成DDR2 SDRAM IP 软核。估计是由于版本太低，找不到自己对应的DDR型号：MT47H128M16RT-25E。
使用相近的型号，参考规格书，修改DDR型号参数，就是几个T
2. 按照硬件工程师原理图绑定管脚，发现出错：1、Error (165050): The assigned location PIN B13 for DQ pin "DDR2A_DQ2" is not a legal location。
参考网上大佬：https://www.cnblogs.com/fhyfhy/p/7657509.html解释：
2.1 DDR控制信号和地址信号可以放到普通IO。
2.2 上面的错误提示是”DDR2A_DQ2”放在了一个非法的地方,也就是放错了地方。对于DDR3/DDR2 IP的DQ,DQS,DM信号在FPGA上对应的pin不是 想当然的随便放置，他们有固定的位置，一般要遵循下面的几个规则：DQS信号必须连接到FPGA的引脚名带有DQS的pin（
本文介绍了在使用Quartus 13.1生成DDR2 SDRAM IP软核时遇到的问题，包括找不到合适的DDR型号和管脚绑定错误。作者通过查阅资料和参考网上教程，了解到DDR的控制信号、地址信号可以放在普通IO，DQS、DM、DQ信号有特定的放置规则，并且在FPGA的Bank中存在VREF输入或双向管脚时，输出和双向管脚数量有限制。为解决这些问题，作者尝试了调整DQS、DM、DQ的模式分配和避免使用限制管脚，但遇到了新的错误。最后，作者提出需要进一步调整模式分配来解决VREF和输出管脚限制问题。
最低0.47元/天 解锁文章
6715
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
