本文介绍了Altera FPGA设计中逻辑锁定（LogicLock）的三种模式：Auto+Floating、Fixed+Floating和Fixed+Locked，并探讨了其在布局布线中的作用，特别是对于含有PCIE IPcore的模块定位。同时，文章提到了逻辑锁定可能带来的时序分析Fmax降低的负面影响，以及在资源庞大的项目中如何通过逻辑锁定优化模块整合和避免资源冲突的优势。
完成RTL之后，编译器综合，布局布线。查看chip planner。查看模块在芯片的实际位置（红色部分）
-------------------------------------------------------------
使用quartus逻辑锁定功能（右击模块）：
第一种，Auto+Floating：由编译器自动选择区域大小和位置；（在Chip Planner里面由虚线显示）
第二种，Fixed+Floating：由编译器选择位置，但由用户设定区域大小；（在Chip Planner里面由短实线显示）
第三种，Fixed+Locked：区域大小和位置都由用户来设定。（在Chip Planner里面由实线显示）
--------------------------------
再次编译之后，chip planner查看芯片实际位置ÿ
最低0.47元/天 解锁文章
596
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
