xilinx 下调用锁相环IP出错

最新推荐文章于 2024-07-11 18:38:05 发布
最新推荐文章于 2024-07-11 18:38:05 发布
阅读量2.2k 收藏
点赞数
分类专栏： xilinx
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weiweiliulu/article/details/17790623
版权

使用ISE 自带的仿真软件 或者modelsim 仿真软件 （测试文件右击---design properties--可以选择你想用的仿真工具），都会存在以下问题：

1、生成  .XCO文件之后，直接生成该IP文件的测试文件，可以仿真成功。（这里显示，端口的名字都是大写）

2、生成  .XCO文件之后，再新建一个原理图文件（做为顶层文件），将这个.XCO文件拖到原理图文件中（在symbols 下，选择该工程，就会显示.XCO的原理图文件，此时发现，所有的端口名字都是小写）。语法检查没有出错，开始仿真的时候，总是提示以下错误：

 

ERROR:HDLCompiler:25 - "F:/liulu/project/fpga_project/test/mypll3/mypll.vf" Line 32: Module <pllip> does not have a port named <clk_in1>.

ERROR:HDLCompiler:25 - "F:/liulu/project/fpga_project/test/mypll3/mypll.vf" Line 33: Module <pllip> does not have a port named <reset>.

ERROR:HDLCompiler:25 - "F:/liulu/project/fpga_project/test/mypll3/mypll.vf" Line 34: Module <pllip> does not have a port named <clk_out1>.  

注：

最低0.47元/天 解锁文章
weiweiliulu
关注
专栏目录
Xilinx DDR3 MIG IP核设计（3）--MIG IP核例程与读写测试（Native接口）
孤独的单刀
12-06 2万+
这篇文章会帮助您：1、学习Xilinx MIG IP核关于DDR3的官方示例设计；2、学会如何通过MIG IP核对DDR3做一个简单的读写测试。
Altera PLL失锁的原因
DADADAFENG的博客
10-25 2296
锁相环（PLL）失锁的原因可能有很多。以下是PLL失锁的一些常见原因。如果这些原因的解释不能解决你的问题，可以在Altera的在线技术支持系统MySupport中提交服务请求。
超详细的Xilinx ISE的PLL锁相环IP核的使用教程与结果分析（ISE与Quartus PLL锁相环使用的区别，以及使用ISE倍频时遇到的问题）
guorui的博客
08-24 9115
Xilinx ISE的PLL锁相环IP核的使用（ISE与Quartus PLL锁相环使用的区别）ISE PLL IP核的使用IP核的设置代码ucf文件的书写代码分析 ISE PLL IP核的使用 这次使用的目的是产生25MHz,50MHz,75MHz,100MHz的时钟频率，输入时钟频率为50MHz IP核的设置 PLL 所在的IP核位置为 FPGA Features and Deaign->Clocking->Clocking Wizard 这个就是PLL IP核的位置 关于IBGFG等Xi
29.PLL（锁相环）-IP核的调用
最新发布
2301_80417284的博客
07-11 1771
PLL（锁相环）-IP核的调用
Xilinx FPGA——ISE时序约束“建立时间不满足”问题解决记录
#include
12-07 1958
最近使用赛灵思的FPGA设计项目时，出现时序约束失效问题。点进去发现如下：一个始终约束没有生效，有多处报错。
FPGA之有趣的问题
Foverve1的博客
03-26 1335
软件：ISE14.7 问题：模块命名为mux21时，不可以进行仿真，提示不能发现定义的端口 module mux21( input a, input b, input sel, output out ); assign out=sel?a:b; endmodule 仿真代码 module test_mux21; // Inputs reg a; reg b; ...
求解xilinx ISE使用报错的处理——Port <clk> has illegal connections. This port is connected to an input buffer
zhenzhen90的专栏
04-14 1万+
用ISE综合时报如下错误： Port has illegal connections. This port is connected to an input buffer and other components  clk是我用的系统时钟，作为输入，当然要接input buffer，然而我的工程有很多子模块，当然也要将clk连到各个component，报这个错究竟是啥意思呢？改怎么解决？希望
FPGA（Xilinx）常用IP核
01-28
最后，为了实现硬件加速或特定算法，我们可以使用Xilinx的DSP（Digital Signal Processing，数字信号处理）IP核，如DSP48E1，它可以执行复杂的数学运算，如乘累加操作，广泛应用于图像处理、音频编解码等领域。...
浩凯自主研发出高性能时钟锁相环IP系列产品
12-04
浩凯微电子(上海)有限公司研发出具有完全自主知识产权的高性能时钟锁相环IP系列产品Haokai_PLL_130SMIC_01，Haokai_PLL_130SMIC_02，Haokai_PLL_130SMIC_03和Haokai_PLL_130SMIC_04，目前该系列产品已经过MPW硅验证...
通信与网络中的一种精确的锁相环IP模块行为级建模
12-13
1 引言 随着SOC时代的到来，无论是芯片的复杂度还是规模都给集成电路设计者带来了巨大的挑战，而更大的困难却在于他们如何能够快速、...本文结合了TOP－DOWN以及DOWN－TOP的设计思路[1]，并以100MHz锁相环（PLL）为参
xilinx官网下载vivado等软件工具无法下载原因，报错：xilinx官网 由于您的帐号输出合规验证失败,我们无法满足您的请求。
nature_forest的博客
11-12 7915
突然想总结下我到目前为止的感受以及一些变化。总的来说很多事情我都渐渐明白了，以后也会明白很多现在还不懂的事情。 0到5岁，是我失忆的部分，可能会在某种场合下想起一些事情，一些刺激较大的，比如被打，比如被欺负而哭泣...
ISE使用出现的错误和警告整理
weixin_34405354的博客
03-22 3643
记录使用ISE过程中出现的问题和解决办法，与大家分享，也留作今后查看。不断更新中。。。 2013.3.22之前几天 1. WARNING:PhysDesignRules:372 - Gated clock. Clock net clkb_OBUF is sourced by a combinatorial pin. This is not good design practice. U...
ISE调试时常见错误解决（常更新，不结贴）
CcBC的博客
08-12 4695
2020.8.8 错误内容 在生成bit文件时出现 ERROR:PhysDesignRules:1385 - Issue with pin connections and/or configuration on block:<U_ila_pro_0/U0/I_NO_D.U_ILA/I_DQ.U_DQQ/DLY_9.DLY_9_GEN[86].I_SRLT_NE_0 .DLY9/SRL16E>:<SLICEM_A6LUT>. For RAMMODE programm...
ISE/Vivado调试过程中经常遇到的几种warning，以及解决办法，一些verilog使用技巧
热门推荐
weiyunguan8611的博客
09-02 8万+
由于最近已经也刚刚接手项目，遇到特别多的问题，所以把遇到的问题记录一下，自己学习的同时，把过程分享出来，希望对大家有一定的帮助，共同进步。下面就是ISE调试过程中经常遇到的几种warning，以及解决办法，自己整理成文档，以供参考： 1、Redeclaration of ansi port XX is not allowed “不允许重新声明ansi端口XX”。 出现的原因是在程序中声明了两......
大数据常见错误解决方案（转载）
defang0693的博客
02-24 3177
1、用./bin/spark-shell启动spark时遇到异常：java.net.BindException: Can't assign requested address: Service 'sparkDriver' failed after 16 retries! 解决方法：add export SPARK_LOCAL_IP="127.0.0.1" to spark-env....
Hadoop使用常见问题以及解决方法
hacker_zhb的博客
05-17 730
  from : http://www.hadoopor.com/thread-71-1-1.html Hadoop使用常见问题以及解决方法 1：Shuffle Error: Exceeded MAX_FAILED_UNIQUE_FETCHES; bailing-out Answer：程序里面需要打开多个文件，进行分析，系统一般默认数量是1024，（用ulimit -a可以看到）对于正常使...
模块无法引用，出现ModuleNotFoundError: No module named 'XXXX'，解决办法！！！
博客 小站
03-10 2万+
将自己做的py文件放到 site_packages 目录下： site_packages 文件保存在你的pycharm的编译环境里边： 如何查找 ： 1 ，首先查看自己编译器位置。 2.打开到下图这个位置 3.一般调用的相关包都保存在 lib 文件夹当中 ...
pll锁相环ip核使用
08-19
PLL (Phase-Locked Loop) 是一种常用的电路设计技术，它可以生成高稳定性和可控频率的时钟信号。PLL 锁相环 IP 核是一个可编程的硬件模块，用于在集成电路中实现 PLL 功能。 使用 PLL 锁相环 IP 核的步骤如下： 1. 确定设计要求：首先，需要确定所需的时钟频率范围、精度要求、输入输出时钟信号的频率和相位关系等设计要求。 2. 找到合适的 IP 核：在选择 PLL 锁相环 IP 核时，需要考虑其提供的功能和性能是否满足设计要求。可以在 IP 核库中寻找并评估不同供应商提供的 IP 核。 3. IP 核配置：根据设计要求，配置 PLL 锁相环 IP 核的参数，如输入时钟频率、输出时钟频率、锁定时间、带宽等。这些参数可以通过配置寄存器或者使用专门的软件工具来实现。 4. 进行仿真和验证：使用电路设计工具对设计进行仿真和验证，确保 PLL 锁相环 IP 核按照预期工作，并满足设计要求。 5. 集成到设计中：将经过验证的 PLL 锁相环 IP 核集成到整个集成电路设计中，并与其他模块进行连接。 6. 布局和布线：根据设计规则和约束，进行布局和布线，确保信号传输的可靠性和稳定性。 7. 验证和调试：对整个设计进行验证和调试，确保 PLL 锁相环在实际应用中正常工作。 需要注意的是，不同供应商的 PLL 锁相环 IP 核可能有不同的配置方法和特性，具体的使用方法和步骤可能会有所差异。因此，在使用之前，建议参考供应商提供的文档和技术支持。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值