用IO驱动PMOS,在上电期间IO出现一个窄脉冲

问题描述:

测量PA0引脚在整机上电时有一个3ms左右幅度我1.4v的窄脉冲,图中黄色的波形。

 

首先分析这个问题,我们首先需要了解这些:

  1. MOS管的GS之间有电容,我们用的这个SOT-23封装的MOS的输入电容大概47pF。
  2. 一般MCU在上电期间都是输入浮空的。这个MCU我们测试过,我们把MCU的复位脚接地,分别测试给外部上拉或者下拉的IO口,测试IO口的电压都是由外部上拉下拉决定的,与MCU无关,所以确定我们用的MCU是输入浮空的。

原因分析:

通过上面提到的第2点我们可以知道出现窄脉冲与MCU无关,通过第1点我们知道,就是一个电源,和一个结电容,一个电阻就产生了这个窄脉冲,我们可以测试这样一个电路。

示波器的地接电源地,示波器探头测C21的悬空端,然后测出C21电容悬空端测的波形如下:

  • 1
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
例化一个pmos是指将一个pmos晶体管进行封装,并在路设计中多次应用。当我们需要在路中多次使用相同的pmos晶体管时,可以通过例化的方式来简化路设计以及提高设计的可重复性和可靠性。 例化一个pmos晶体管能够综合,主要有以下几个方面的好处: 首先,通过例化可以提高路设计的可重复性。当我们需要在路中多次使用相同的pmos晶体管时,可以将其例化并统一命名,这样可以减少设计工作量,并且可以确保在不同部分的设计中采用相同的路特性和参数。这样就可以确保在整个路中的每个使用到的pmos晶体管都具有相同的性能和特性,提高了整个路的一致性和稳定性。 其次,例化pmos晶体管可以简化路设计。通过实例化pmos晶体管,我们只需要在路中直接引用相应的实例,而不需要重复设计和布局。这样可以大大减少设计的复杂性和工作量,提高设计效率,并且降低设计中的错误和风险。 最后,例化pmos晶体管还可以提高路设计的可靠性。通过实例化可以保证在不同的设计中使用的是同一个pmos晶体管,这样可以避免由于不同的设计带来的性能差异和不匹配问题。例如,在不同的设计中使用相同的参数和特性的pmos晶体管可以提高路的一致性,从而减少可能出现路故障和失效。 综上所述,例化一个pmos晶体管能够综合,并且具有提高路设计的可重复性、简化设计和提高可靠性的优点。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值