Verilog D锁存器

简介：
用门级描述的方法写一个D锁存器，并对其逻辑功能进行测试。D锁存器的真值表，逻辑表达式和逻辑电路图如下：

Verilog代码实现：

/*----------------------------------------------
Filename: D_latch.v
Function: 逻辑门控D锁存器(方案1的描述，方案2与之类似)
Author: Zhang Kaizhou
Date: 2020-7-22 09:40:45
----------------------------------------------*/
module D_latch(q, nq, en, d);
	output q, nq;
	input en, d