Vivado报错-4 [Routed 35-3424] SLL Assignment failed ILP VU19P

已于 2024-07-11 14:31:11 修改
阅读量555 收藏 4
点赞数
分类专栏： Vivado进阶 文章标签： verilog fpga开发
于 2023-10-18 17:30:13 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_39896700/article/details/133910920
版权

[Routed 35-3424] The design has high localized SLL routing demand .Router might not be able to find a suitable solution to route all SLR crossing nets .Use SSI placer directives or location constraints that reduce localized SLL routing congestion.

ERROR :[Routed 35-3424] SLL Assignment failed ILP failed to find solution for cut[2-3]

解释一下这个错误：设计中有很高的局部SLR之间的布线需求，布线不能满足所有的SLR之间的线，用SSI或者约束去减少局部的SLL的线的拥塞。也就是SLR之间的线太多了，布不了。

解决办法：1.改设计，减少SLR之间的连线设计。一般比较难。

                   2.更换布局布线的策

了解本专栏 订阅专栏 解锁全文 超级会员免费看
亮锅锅来啦
关注
专栏目录
订阅专栏
Vivado进阶-19P的资源介绍
weixin_39896700的博客
06-26 1200
XCVU19P的资源，SLL与SLR
Vivado进阶-19P的时钟资源网络和CLOCK_DEDICATED_ROUTE的应用
最新发布
weixin_39896700的博客
07-11 640
FPGA的时钟资源网络和CLOCK_DEDICATED_ROUTE的应用
vivado实现时failed routes，报错nets with routing errors：unrouted pin
masherll的博客
07-25 2592
vivado实现时failed routes
Vivado公开课-01基础篇：Vivado一切超乎想象 笔记
tanfuz的博客
05-17 1426
主要介绍3个部分 vivado强大的分析能力 vivado增强可视化分析能力 灵活的互动性 一.vivado强大的分析能力 设计分析主要包括以下一些方面： 时序Timing 时钟网络Clock networks 时钟交互Clock interaction Ultra Fast 设计方法学（UFDM) 设计规则检查（DRC) 资源利用率（Utilization) 功耗（Power) 在综合或者布局布线后可以看到以上设计条目。 以上条目也可以通过Tcl命令执行。 1.时序分析 下面是时序分析的
linux操作系统学习三
bgn190215的博客
01-31 5860
18P-vim的三种工作模式 19P-vim基本操作-跳转和删字符 i 进入编辑模式，光标前插入字符 a 进入编辑模式，光标后插入字符 o 进入编辑模式，光标所在行的下一行插入 I 进入编辑模式，光标所在行的行首插入 A 进入编辑模式，光标所在行的行末插入字符 O 进入编辑模式，光标所在行的上一行插入字符 s 删除光标所在字符并进入编辑模式 S 删除光标所在行并进入编辑模式 x 删除光标所在字符，工作模式不变 dw 删除光标所在单词，要求光标在首字母上，如果不在首字母，只会删除当前位置到单词末，工作模式不变
vivado产生报告阅读分析18-设计收敛报告
cckkppll的博客
11-23 308
vivado产生报告阅读分析18-设计收敛报告
vivado xdc约束基础知识9：关于timing中的clock
时间的诗
04-20 6475
来自：http://xilinx.eetrend.com/article/12625关于timing中的clock时序收敛模型，分析vivado的timing报告对改善和解决timing 问题很有帮助：图1.时序报告信息当使用ultrascaleor ultrascale + 器件时，如果时序不收敛不看下ug949是不合适的。关于逻辑级数、net delay等常用办法已经介绍很多。平衡conges...
Vivado报错-3 [Place 30-681]Sub-optimal placement VU19P
weixin_39896700的博客
10-18 1821
管脚所在时钟区域X7Y6，这是需要注意，把所有的MMCM高亮，而且19P的MMCM的后缀并不是他所在的区域，这个具体什么意思我还没时间深究，我刚开始也以为是他的区域导致我以为X7Y6没有MMCM，但是后面高亮之后找到了，就是MMCM_X1Y2如下图，该时钟区域里面包含一个MMCM，即MMCM_X1Y6。接着会报出你的路径吗，一个是你的PLL的路径，一个是你的输入的IO的路径。因为工作比较忙，所以后面就写的比较简略了，最基本的操作会在我前面的文章里面有的，大家有疑问可以看看我前面的文章。
ug902-vivado-high-level-synthesis（中文）.pdf
08-09
ug902-vivado-high-level-synthesis（中文）、HLS学习必备开发文档
53-Vivado AXI4-stream 总线设计.7z
03-31
Vivado AXI4-stream 总线设计是FPGA开发中的关键部分，它涉及到了高级综合工具Vivado、AXI4-stream协议、硬件描述语言Verilog HDL以及仿真技术。这一主题涵盖了一系列复杂的概念和技术，下面将详细介绍这些知识点。 ...
VIVADO安装使用方法
01-07
VIVADO安装使用方法,包括如何安装，获取认证，和支持的第三方软件
FPGA布线拥塞主要原因及解决方法
DqiangLiu的博客
08-22 4580
在FPGA开发设计中，我们可能会经历由于资源占用过高的情况，例如BRAM、LUT和URAM等关键资源利用率达到或超过80%，此时出现时序违例是常有的事，甚至由于拥塞导致布线失败，整个FPGA工程面临无法生成bit文件的危险。 本文针对该问题，总结导致布线拥塞的主要原因及解决办法。
vivado产生报告阅读分析21
cckkppll的博客
11-25 401
vivado产生报告阅读分析21
解决Vivado implementation拥塞的策略方法（一）
Y__Yshans的博客
03-21 8000
根据官方说法，尝试解决post route里面的拥塞问题，参考文章在策略中一些参数细节的配置方法。
FPGA Congestion
L1297890223的博客
02-13 1104
FPGA Congestion
SLR
timewh的专栏
06-10 690
参考： https://china.xilinx.com/support/documentation/sw_manuals/xilinx2020_1/c_ug949-vivado-design-methodology.pdf
以Vivado工具为例了解FPGA实现
Vuko_Coding Zone
11-06 1849
FPGA的实现过程可以对综合后生成的网表进行逻辑综合优化、以及布局、布线方面的优化。针对特定的设计可以进行选择功率以及物理综合设计进行优化。右键实现的选项，点击实现设置即可看到实现有关的配置界面，可以在设置中选择指定的约束文件，综合策略。在strategy的下拉菜单中，可以针对不同的性能和指标要求尝试选择不同的策略应用与项目工程中。同时，在description中的各个部分也可以指定directive进行定制各个部分的实现方案。
vivado报错vivado 12-4739
11-10
vivado报错12-4739通常是由于IP核版本不兼容导致的。您可以尝试以下解决方法： 1. 检查IP核版本是否与vivado版本兼容。 2. 尝试重新生成IP核并重新添加到设计中。 3. 检查设计中是否存在重复的IP核。 4. 尝试清除...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值