【UCIe】UCIe Clock Gating

已于 2022-11-07 20:59:18 修改
阅读量3.9k 收藏 12
点赞数 10
分类专栏： Chiplet 技术 文章标签： Chiplet UCIe D2D
于 2022-11-04 00:15:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_40357487/article/details/127676829
版权

🔥点击查看精选 UCIe 系列文章🔥
🔥点击进入【芯片设计验证】社区，查看更多精彩内容🔥

📢 声明：

  • 🥭 作者主页：【MangoPapa的CSDN主页】。
  • ⚠️ 本文首发于CSDN，转载或引用请注明出处【https://mangopapa.blog.csdn.net/article/details/127676829】。
  • ⚠️ 本文目的为 个人学习记录 及 知识分享。因个人能力受限，存在协议解读不正确的可能。若您参考本文进行产品设计或进行其他事项并造成了不良后果，本人不承担相关法律责任。
  • ⚠️ 若本文所采用图片或相关引用侵犯了您的合法权益，请联系我进行删除。
  • 😄 欢迎大家指出文章错误，欢迎同行与我交流 ~
  • 📧 邮箱：mangopapa@yeah.net

文章目录

1. 简介

  FDI 或 RDI 接口两侧的模块同属于同一时钟域（Clock Domain），且 Sideband 相关信号（*cfg*）跟 Mainband 信号属于同一时钟域（lclk，Sideband Clock 在 FDI、RDI 上还不是 800 MHz）。

  为了降低功耗，UCIe 提供了一种 可选的 Dynamic Clock Gating 机制 ，来动态关闭或开启协议层、适配层及物理层内的时钟。根据触发 Clock Gating 的条件，UCIe Clock Gating 可以分为 3 种：

  • 依赖于 FDI 状态的 Clock Gating。 当 pl_state_sts 显示 FDI 状态为 Reset、LinkReset、Disable 或 PM 状态时，协议层及 Adapter 中的部分逻辑可以进行 粗粒度 的 Clock Gating。这种情况下进行的 Clock Gating，需要 FDI 上的握手信号来 Ungating。考虑到 LinkError 状态下 Error Handler 还要来处理错误，在 LinkError 状态下禁止 Clock Gating。
  • 依赖于 RDI 状态的 Clock Gating 。 当 pl_state_sts 显示 RDI 状态为 Reset、LinkReset、Disable 或 PM 状态时，Adapter 及物理层中的部分逻辑可以进行 粗粒度 的 Clock Gating。这种情况下进行的 Clock Gating，需要 RDI 上的握手信号来 Ungating。考虑到 LinkError 状态下 Error Handler 还要来处理错误，在 LinkError 状态下禁止 Clock Gating。
  • PHY LSM Active 时的 Clock Gating 。 这是一种 细粒度 的 Clock Gating 机制，发生于 PHY LSM Active 状态，是一种 FDI/RDI Clock Active 状态下的 Clock Gating，其关闭的是 Logical Clock Lane 及 Physical Clock Lane，而非 RDI 上的 lclk。

  FDI 及 RDI 接口上的 Clock Gating/Ungating 具有较大的相似性，下文我们合并介绍。


2. FDI/RDI Clock Gating

  FDI、RDI 进入 Clock Gating 的触发条件即 FDI/RDI 进入了 Reset、LinkReset、Disable 或 PM 状态，此时相关模块无需工作，可以进入 Clock Gating。至于要 Gating 哪些模块，UCIe Spec中并未明确指出。若 RDI 处于 PM 状态且 RDI Clock Gated，PHY 中的 Sideband PLL 仍需保证正常工作，SB PLL 的 800 MHz Clock 是 Always On 的（L2 呢？待议。L2 退出到 Reset）。

  ① FDI、RDI Bring Up 时 ，或者 ② FDI、RDI 进入 Clock Gating 后 ， 通常 需要在对应接口上进行握手才能启动 Clock（Clock Ungating），使得模块开始工作或继续工作。这里说 “通常”，是因为 “握手” 只是开启时钟的常用方法，除了 “握手” 也需要参考 pl_state_sts 状态及其他模块内或链路的需求。Clock Ungating 的过程往往伴随着 FDI、RDI 状态转移，此处我们不谈状态转移，仅谈握手的部分。

  FDI 及 RDI 接口上均有两对用来 Clock Ungating 的握手信号，分别为：

  • lp_wake_req/pl_wake_ack 。上层* 作为请求的发起方，请求下层* 进行 Clock Ungating。上层通过 lp_wake_req 信号向下层发起请求开启时钟，下层开启时钟后通过 pl_wake_ack 信号进行响应。（Note: 本文中的上层指靠近协议层的部分，下层指该接口靠近物理层的部分。下同。）
  • pl_clk_req/lp_clk_ack 。下层作为请求的发起方，请求上层进行 Clock Ungating。下层通过 pl_clk_req 信号向上层发起请求开启时钟，上层开启时钟后通过 lp_clk_ack 信号进行响应。这组握手动作可以在 任意时刻发起，不依赖于 FDI 或 RDI 的状态 。

  部分握手规则如下：

  • *_req 应比 *_ack 先行 de-assert，否则会被认为是第二次请求。
  • 若需要 Clock Ungating 来进行 lp_state_req/lp_linkerror 状态转换，上层 lp_wake_req 发出后可以不等待 pl_wake_ack 直接切换 lp_state_req/lp_linkerror 的状态。
  • 若 Clock Gating 时要发送 Sideband 请求到接口另一端，必须先完成握手确保 lclk 起来之后才能通过 RDI/FDI *_cfg_* 发送 Sideband 请求。
  • 若处于 Reset 或 PM 状态下的 FDI/RDI 下一步要转移到 LinkError 状态，其需要在进入 LinkError 状态之前通过 pl_clk_req/lp_clk_ack 握手信号来开启 Clock。 当然也可以在进入 LinkError 之后再置起 pl_clk_req，但必须收到 lp_clk_ack 确保其 Clock 起来后才能进行进一步的状态转移。

3. PHY Clock Gating

  这里的 PHY Clock Gating 仅限于 Lane 上的 Clock Gating。Lane 上的 Clock Gating 是一种可选的能力，该能力在 MBINIT.PARAM 状态下进行协商。

  在 Mainband 数据传输过程中，若数据发送完毕后 Valid 持续拉低 16UI (8 Cycles)，就需要对 Clock 进行 Gating 操作。待需要发送数据时，重新启动 Clock。Clock Gating、Ungating 及过程中 Clock、Data、Valid 的值的变化如图 1 所示。


在这里插入图片描述

▲图 1：UCIe PHY Mainband Clock Gating

  Clock Gating -> Ungating 大致分为以下几个阶段：

  1. Normal Operation 。本阶段 Mainband 的 Clock、Valid 及 Data 均正常变化及传输。
  2. Clock Postamble 。MB Data 最后 1 bit 发送完毕之后，若 Valid 持续拉低 16UI，则准备对 Clock 进行 Gating。这 16 UI 称为 Clock Postamble，期间 Clock 正常 Runing：
    • 对于没有阻抗匹配的 UCIe Link，Data 值保持最后一个 UI 时的 Data 值，Valid 为低。
    • 对于存在阻抗匹配的 UCIe Link，前 8 UI 时 Data 保持最后一个 UI 时的 Data 值，后 8 UI Data 值为 High-Z，Valid 始终为低。
  3. Clock Gated 。无固定时长，本阶段 Clock 被关闭，Clock Lane 的值保持 Parking 不变。
  4. Preamble 。时长 1~8 UI。本阶段准配开启 Clock。期间：
    • 对于没有阻抗匹配的 UCIe Link，Data 值保持此前的值不变，Valid 为低。
    • 对于存在阻抗匹配的 UCIe Link，Data 值由此前的 High-Z 给个 0 或 1，Valid 始终为低。
  5. Normal Operation 。Clock 重新开启，重新进行 Mainband 的数据传输。

4. 参考

  1. UCIe Spec r1.0, Chapter 4, 5, 8
  2. UCIe 物理层介绍（逻辑物理篇）


— END —

🔥 精选往期 UCIe 协议系列文章，请查看【 Chiplet 专栏】🔥

⬆️ 返回顶部 ⬆️

【UCIe】UCIe Data to Clock
MangoPapa
10-20 6582
UCIe Data to Clock 介绍，包括原理介绍、测试比对机制等。
clock gating门控时钟
maxwell2ic的博客
05-18 1万+
在数字IC设计中，我们几乎都要用到门控时钟clock gating技术。使用门控时钟这种技术，我们可以改善电路的三个主要性能指标：速度，面积和功耗，特别是芯片的功耗。市场上主流的综合和静态时序分析工具（Design Compiler& PrimeTime）降低了ASIC设计人员使用门控时钟的门槛。     ASIC设计人员主要使用正边沿...
时序分析基本概念介绍<clock gate>
Tao_ZT的博客
08-25 6827
今天我们要介绍的时序分析概念是clock gate。clock gate cell是用data signal控制clock信号的cell，它被频繁地用在多周期的时钟pa...
UCIe物理层 —— 逻辑协议 （1）
m0_47581558的博客
10-14 646
本章开始主要介绍UCIe协议第四章，物理层逻辑定义和规范。如其他的通信协议一样，接口的物理层包含两个部分，逻辑子层和电气子层。其中逻辑层主要负责：1.定义接口信号和时序2. 定义发送端如何将上层数据分发到各个物理通道以及接收端如何把从各个通道收到的数据恢复成byte stream（Flit）。3. Broken Lane的repair和remap。4. 链路初始化，训练（training）和电源状态管理/切换。5. 扰码Scrambling和training sequence的产生。6. Lane Reve
【UCIe】UCIe 信号线修复（Lane Repair/Remapping）
MangoPapa
10-19 8081
本文介绍 UCIe 先进封装下的 Lane Repair，包括 Sideband、Mainband Repair 的原理及实现方案。
UCIE-PHY
juvenilexhq的博客
08-21 1285
也就是降低速率但是不减小位宽的情况下的带宽是大于速率不变但是。状态下使用，主要目的是在于找到眼图的中心位置。使用的状态：MBTRAIN.VALVREF。数量减小一半的位宽时，执行降低速率；指的是 双方能够协商的最低的速率。状态下发现错误大于临界值，会主动。状态下发现错误大于临界值，会主动。，也就是不满足上述条件，直接进入。）如果错误的数量不可以通过。）如果错误的数量不可以通过。寄存器中没有检测到错误，如果小于等于一半数量的。以保证采集最大的眼图。以保证采集最大的眼图。的评估结果来进行判断。
UCIe clock作用
07-27
根据触发Clock Gating的条件，UCIe Clock Gating可以分为三种：依赖于FDI状态的Clock Gating、依赖于RDI状态的Clock Gating和PHY LSM Active时的Clock Gating。这些Clock Gating机制可以在特定的状态下关闭或开启...
UCIe-Rev1p0-Consortium-Feb24th-2022-Final
07-15
Universal Chiplet Interconnect Express（UCIe）是芯片行业推出的一种开放标准，旨在促进不同厂商之间的芯片模块（chiplet）互连。UCIe规范的版本1.0于2022年2月24日发布，其目标是提供一个灵活、高性能、低延迟的...
Universal Chiplet Interconnect Express (UCIe)
01-17
Universal Chiplet Interconnect Express (UCIe) 是一种开放标准的接口规范，旨在促进不同芯片模块（Chiplet）之间的互连。随着半导体工艺的发展，单片集成电路（SoC）的设计和制造面临着越来越大的挑战，而Chiplet...
UCIe芯片互联标准2.0版修订详细解析
最新发布
11-27
内容概要：本文档详细介绍了Universal Chiplet Interconnect Express (UCIe) Specification 2.0版本的技术规范，包括侧带初始化(SBINIT)序列、高级封装和标准封装的区别、内存访问请求数据包的字段定义以及管理传输...
FPGA时序分析之Gated Clock.pdf
09-27
FPGA时序分析之Gated Clock，在FPGA中关于gated clk的解决办法
UCIe White paper 2022
10-14
UCIe 白皮书 2022 UCIe（Universal Chiplet Interconnect Express），即通用Chiplet互连快车道，是一个开放的行业标准互连技术，提供高带宽、低延迟、高效能、低成本的封装级别连接性，满足计算、存储、连接等多个...
【UCIe】UCIe Sideband 介绍
MangoPapa
09-20 1万+
介绍 UCIe Sideband 相关内容，包括接口、功能、数据帧格式、流控等等。
【UCIe】UCIe NOP 介绍
MangoPapa
12-16 1662
UCIe NOP 相关介绍。包括 NOP DLLP、NOP Flit，Sideband 中的 NOP、接口中的 NOP 信号。
【UCIE协议系列-2】
li_kin的博客
11-23 1104
UCIE协议 SideBand Module
FPGA时钟之gated-clk设计
optimistic striver的博客
04-13 5178
Gated ClockASIC designs typically gate clocks to conserve power, with custom clock trees defined for each individual tree. The solution is to separate the gating from the clock inputs, and combine ind...
【UCIe】UCIe PHY 接口信号
MangoPapa
10-17 1万+
本篇博文介绍下 UCIe MAC 与 PHY 以及 PHY 与 PHY 之间的接口信号，包括 MAC 与 PHY 接口及 PHY 与 PHY 之间的接口。
clock gating 和 power gating的区别
热门推荐
CrazyUncle的博客
03-26 1万+
    clock gating 时钟门控；门控时钟；时脉闸控     power gating 电源门控；功率门控；功率门限     门控时钟（英语：Clockgating），“门控”是指一个时钟信号与另外一个非时钟信号作逻辑输出的时钟。     例如，用一个控制信号 “与” 一个clk，可以控制clk的起作用时间。可以通过关闭芯片上暂时用不到的功能和它的时钟，从而实现节省电流消耗的目的...
clock gate cell 时钟门控单元
qq446293528的博客
09-21 7523
1、结构图（锁存器，与门，D触发器） latch或reg：用于同步使能信号，防止出现亚稳态和毛刺。 与门：使能信号无效时，关断模块输入时钟。 D触发器：简化的reg。 2、为什么需要clk gate？ 模块不工作时，clk翻转浪费功耗。模块/reg相当于一个DFF，但是en为高时，模块才工作，clk才有效。不工作时，clk翻转浪费功耗。 3、如何clk gate？ 将一直翻转的时钟变为en有效才翻转的时钟，即将CLK转化为CLK_G。 4、基于与门的clk gate（会有右图所示问题
评论 8
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

MangoPapa

请作者喝瓶可乐吧

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值