后端流程之布局——Floorplanning

引言

布局工具会在芯片上划出功能块、确定功能块之间的连接关系、确定 I/O 压焊块的位置、确定芯片大小，并反馈给设计者当下的布局在进行布线时的难易程度。比如一个大的数字芯片，可能会包含微处理器单元（MPU）、浮点单元（FPU）、RAM 块和 ROM 块等。对于 Floorplan 而言，人们更倾向于靠自己的经验去摆放这些 Macro，摆放它们时不仅要考虑面积、互联线长等传统问题，还需要考虑 Place 阶段 Macro 的摆放对于 Place 的影响，有时还要考虑供电和接地结构。总之一个好的布局会带来芯片性能的提升和面积的优化。
通常布局工具会显示从每一个模块连至 I/O 压焊块和其他模块的所有导线，称之为飞线（flightline）。飞线的连接情况是帮助我们布局的重要参考。

给定一个布局方案，可以衡量导线长度、数据流方向，也可以衡量 Macro、端口可访问性和相关时序（布局阶段延迟预估）。

初始化

在使用导入的网表和相应的库和工艺文件创建物理数据库后，第一步是确定 ASIC core 的宽度和高度。此外，还会创建标准单元行和 I/O 压焊块位置。
行的高度等于库中标准单元格的高度。如果库中有任何多个高度标准单元，它们将占用多行。
一般行是相互毗邻摆放的，如果布线拥塞也可以在行之间加入布线通道。