题目：用D触发器带同步高置数和异步高复位端的二分频的电路，画出逻辑电路，Verilog描述。

最新推荐文章于 2024-01-04 10:35:02 发布

hengtao wang

最新推荐文章于 2024-01-04 10:35:02 发布

阅读量1.3k

点赞数 3

分类专栏： fpga面试笔记文章标签： verilog fpga

本文链接：https://blog.csdn.net/weixin_43458628/article/details/115664259

版权

fpga面试笔记专栏收录该内容

13 篇文章 4 订阅

订阅专栏

题目：用D触发器带同步高置数和异步高复位端的二分频的电路，画出逻辑电路，Verilog描述。

在这里插入图片描述

reg Q;
always @(posedge clk or posedge rst)begin
if(rst == 1'b1)
	Q <= 1'b0;
else if(set == 1'b1)
	Q <= 1'b1;
else
	Q <= ~Q;
end

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

hengtao wang

关注关注

3
点赞
踩
2

收藏

觉得还不错? 一键收藏
0
评论
复制链接

分享到 QQ

分享到新浪微博

扫一扫

专栏目录

FPGA面试题目笔记（二）——同步异步D触发器、静动态时序分析、分频设计、Retiming

H19981118的博客

05-24

5096

二选一多路器实现实现异或。LUT 。寄存器锁存器，为什么多用寄存器，行为级描述中锁存器如何产生。 D触发器实现2倍分频。高阻态。`include和条件编译。行为级和RTL级。

（195）Verilog HDL：带异步复位的D触发器

m0_46498597的博客

07-29

2007

FPGA（FieldProgrammableGateArray）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究，主要是利用FPGA的模式进行其他行业产品的设计。与ASIC不同，FPGA在通信行业的应用比较广泛。1、希望阅读笔者的博客可以对您有所帮助；2、希望读者可以快速学习VerilogHDL编程语言；。https。...

参与评论您还未登录，请先登录后发表或查看评论

用Verilog hdl来实现d触发器2分频程序

08-10

用Verilog hdl来实现d触发器2分频程序源码，有相关程序、原理图、仿真图，大家可做参考。

verilog实现D触发器

06-05

verilog语言实现multisimD触发器的仿真包含程序代码QUARTUS和文件

练习二：简单分频时序逻辑电路设计

m0_50394077的博客

12-03

692

一个 1/2分频器的可综合模型

IC基础知识（十五）RS触发器、JK触发器、D触发器、T触发器

热门推荐

Andy_ICer的博客

12-24

3万+

RS触发器、JK触发器、D触发器、T触发器介绍

D触发器/同步异步复位/异步复位同步释放详细解释

aria啵啵啵的博客

04-17

1万+

D触发器同步复位，异步复位，以及异步复位同步释放vivadoRTL结构示意；异步复位同步释放有时序仿真和时序解释

同步D触发器和异步D触发器.pdf

04-01

实验中，通过Verilog语言描述了同步和异步D触发器。异步D触发器（D_AT）使用`always @ (posedge clk or negedge reset or negedge set)`语句，表示在时钟上升沿、reset下降沿或set下降沿时，触发器状态会更新。同步D...

【数字系统】时序逻辑电路设计：异步复位D触发器/十进制计数器/分频器 Quartus II 环境/Verilog HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA

StormBorn0301的博客

07-18

1万+

一、实验要求 1. 理解触发器和计数器的概念。 2. 完成触发器（D型）、计数器（递增、递减）以及层次化特征的低频计数器的设计、仿真与实现。二、实验过程步骤 1、设计模块1：异步复位的D触发器d_ff a.模块功能要求在数字电路中，异步复位的上升沿D触发器的逻辑电路符号如下图所示，其功能表如下表所示。其工作原理为：只要复位控制端口的信号有效(为0)，D 触发器就会立即进行复位操作，与时钟信号无关。当复位端置1时，在时钟信号的上升沿到来时，输入端口D的数据将...

使用 D 触发器的 7 位计数器：使用 D 触发器的 7 位计数器设计-matlab开发

05-30

D触发器是一种边沿触发的时序逻辑器件，其特性是数据输入D在时钟脉冲的上升沿被捕捉并存储到输出端，从而实现稳定的数据传输。 7位计数器意味着它可以计数从0到2^7-1，即0到127的整数。设计这样的计数器通常涉及到...

数字电路之同步D触发器

m0_59948873的博客

06-23

1930

当CP(时钟)为0时，触发器是不受D端输入信号控制的。保持原状态不变（对于这里不理解的，可以看篇同步SR电路。当CP(时钟)为1时，触发器可接受D端输入信号控制的，其状态翻转到和D状态相同。这样的话，同步D触发器就没有约束条件。

【FPGA】Verilog：时序电路 | 触发器电路 | 上升沿触发 | 同步置位 | 异步置位

m0_66307842的博客

06-28

7247

【FPGA】Verilog：时序电路 | 触发器电路 | 上升沿触发 | 同步置位 | 异步置位

verilog手撕代码1——分频计数器——偶数、奇数、半整数、任意小数分频

qq_42135020的博客

04-08

3384

时钟分频verilog、奇数、偶数、小数

实现一个异步清零和置位的D触发器

TakatoChu的博客

12-05

1万+

要求：仿真波形：仿真前：仿真后：代码： module DDD(d,clk,rd,sd,q,nq); input d,clk,rd,sd; output q,nq; reg q,nq; always @(posedge clk or negedge rd or negedge sd)begin if(rd==0)begin q<=0; nq<=1; end else begin if(sd==0)begin q<=1; .

触发器基础知识（下）

RL2698853114的博客

07-22

2万+

一、D触发器 1.D触发器的电路组成和逻辑功能（1）电路结构和图形符号如图所示：在同步RS触发器的基础上，把与非门G3的输出接到与非门G4的输入R，使R=，从而避免了==0的情况。并将与非门G3的S端改为D输入端，即为D触发器。（2）逻辑功能 D触发器只有一个输入端，消除了输出的不定状态。D触发器具有置0、置1的逻辑功能，如图所示：由图可知，在CP=0期间：与非门G3、G4被CP端的低电平关闭，使输入信号不起作用，==1，基本RS触发器保持原来状态不变。在CP=1..

【数电实验】触发器及其应用

m0_65787507的博客

12-11

1万+

CAU数电实验

Multisim14.0仿真（三十四）两个74LS160芯片并联构成一个100基数计数器Multisim仿真设计