FPGA开发 verilog常用代码块

已于 2024-02-02 17:25:44 修改
阅读量431 收藏 10
点赞数 4
文章标签： fpga开发
于 2024-02-02 17:24:55 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43817186/article/details/135996114
版权

组合逻辑

always@(*)begin
    ;
end

时序逻辑 

always @(posedge CLK or posedge RST) begin
    if (RST) begin
        r_A                      <= 1'd0 ;
    end else begin
        if ( r_A ) begin
            r_A                         <= 1'd0 ;
        end else begin
            r_A                         <= 1'd1 ; 
        end
    end
end

新二段式状态机

    localparam  p_IDLE                  = 3'b001                                ;
    localparam  p_STATE1                = 3'b010                                ;
    localparam  p_CAL_DONE              = 3'b100                                ;
    
    wire                                s_STATE_IDLE                            ;
    wire                                s_STATE1                                ;
    wire                                s_STATE_CAL_DONE                        ;

    reg         [2:0]                   r_STATE                                 ;
 
    assign      s_STATE_IDLE            = r_STATE[0]                            ;
    assign      s_STATE1                = r_STATE[1]                            ;
    assign      s_STATE_CAL_DONE        = r_STATE[2]                            ;

    always@(posedge CLK or posedge RST) begin
        if(RST)
            r_STATE                     <= p_IDLE; 
        else case(r_STATE)
                 p_IDLE : begin
                    if( ) 
                        r_STATE         <= p_STATE1;
                    else
                        r_STATE         <= p_IDLE;
                end
                p_CAL_N3P6V : begin
                    if( ) 
                        r_STATE         <= p_CAL_DONE;
                     else
                        r_STATE         <= p_CAL_N3P6V;
                end
                p_STATE1 : begin
                    if( ) 
                        r_STATE         <= p_CAL_DONE;
                    else
                        r_STATE         <= p_STATE1;
                end
                p_CAL_DONE : begin
                    if( ) 
                        r_STATE         <= p_IDLE;
                    else
                        r_STATE         <= p_CAL_DONE;
                end     
                default: r_STATE <= p_IDLE;
        endcase
    end

    always@(posedge CLK or posedge RST) begin
        if(RST)
            r_V                         <= 16'd0;
        else if( s_STATE_CAL_DONE )
            r_V                         <= 16'd0 ;
        else
            r_V                         <= 16'd0;
    end

一段式状态机 

//------------<状态机参数定义>------------------------------------------
//这里使用独热码编码节省组合逻辑资源
//此外还可以使用格雷码 、二进制码
    localparam  IDLE                    = 4'b0001                               ,
                ONE                     = 4'b0010                               ,
                TWO                     = 4'b0100                               ,
                THREE                   = 4'b1000                               ;
            
//------------<reg定义:定义状态寄存器>----------------------------------
    reg         [3:0]                   r_state                                 ;
 
//-----------------------------------------------------------------------
//--    1段式状态机（Moore）
//-----------------------------------------------------------------------
    always@(posedge CLK or posedge RST)begin
        if (RST) begin
            cola <= 1'b0;               //复位初始状态
            r_state <= IDLE;
        end else begin
            case(r_state)               //根据当前状态、输入进行状态转换判断
                                        //根据当前状态进行输出
                IDLE:begin
                    cola <= 1'b0;       //初始状态无可乐输出
                    if(money)               
                        r_state <= ONE; //投币1元则状态跳转到ONE
                    else
                        r_state <= IDLE;    //否则保持原有状态
                end             
                ONE:begin
                    cola <= 1'b0;       //该状态只有1元，无可乐输出
                    if(money)
                        r_state <= TWO; //投币1元则状态跳转到TWO
                    else
                        r_state <= ONE; //否则保持原有状态
                end
                TWO:begin
                    cola <= 1'b0;       //该状态只有2元，无可乐输出
                    if(money)
                        r_state <= THREE;   //投币1元则状态跳转到THREE
                    else
                        r_state <= TWO; //否则保持原有状态
                end 
                THREE:begin
                    cola <= 1'b1;       //该状态有3元，有可乐输出
                                        //但是时序逻辑输出会落后一个时钟周期
                    if(money)
                        r_state <= ONE; //投币1元则状态跳转到ONE
                    else
                        r_state <= IDLE;    //否则状态跳转到IDLE
                end         
                default:begin           //默认状态同IDLE
                    cola <= 1'b0;
                    if(money)
                        r_state <= ONE;
                    else
                        r_state <= IDLE;
                end 
            endcase
        end
    end

二段式状态机

//------------<状态机参数定义>------------------------------------------
    localparam  IDLE                    = 4'b0001                               ,
                ONE                     = 4'b0010                               ,
                TWO                     = 4'b0100                               ,
                THREE                   = 4'b1000                               ;
//------------<reg定义>定义现态寄存器-------------------------------------------------
//------------<reg定义>定义次态寄存器-------------------------------------------------
    reg         [3:0]                   r_CUR_STATE                             ;               
    reg         [3:0]                   r_NEXT_STATE                            ;               
 
//-----------------------------------------------------------------------
//--状态机第一段：同步时序描述状态转移
//-----------------------------------------------------------------------
    always@(posedge CLK or posedge RST)begin
        if(RST)
            r_CUR_STATE                 <= p_IDLE                               ;   //复位初始状态
        else
            r_CUR_STATE                 <= r_NEXT_STATE                         ;   //次态转移到现态
    end 
 
//-----------------------------------------------------------------------
//--状态机第二段：组合逻辑判断状态转移条件，描述状态转移规律以及输出
//-----------------------------------------------------------------------
    always@(*)begin                     //组合逻辑
        case(cur_state)                 //根据当前状态、输入进行状态转换判断
                                        //根据当前状态进行输出
            IDLE:begin
                cola = 1'b0;            //初始状态无可乐输出
                if(money)               //投币1元
                    next_state = ONE;   //次态（下个状态）为ONE      
                else 
                    next_state = IDLE;  //次态为现态 
            end                 
            ONE:begin
                cola = 1'b0;            //无可乐输出
                if(money)               //投币1元
                    next_state = TWO;   //次态（下个状态）为TWO
                else 
                    next_state = ONE;   //次态为现态         
            end
            TWO:begin                   
                cola = 1'b0;            //无可乐输出
                if(money)               //投币1元
                    next_state = THREE; //次态（下个状态）为THREE
                else                                
                    next_state = TWO;   //次态为现态
            end 
            THREE:begin 
                cola = 1'b1;            //输出可乐输出
                if(money)               //投币1元
                    next_state = ONE;   //次态（下个状态）为ONE      
                else                                
                    next_state = IDLE;  //次态为IDLE
            end
            default:begin               //默认状态同IDLE
                cola = 1'b0;        
                if(money)
                    next_state = ONE;
                else 
                    next_state = IDLE;
            end 
        endcase
    end

三段式状态机

//------------<状态机参数定义>------------------------------------------
	localparam	IDLE  					= 3'b0001								,
				ONE   					= 3'b0010								,
				TWO   					= 3'b0100								;
			
//------------<reg定义>-------------------------------------------------
	reg			[3:0]					cur_state								;					
	reg			[3:0]					next_state								;					
//-----------------------------------------------------------------------
//--状态机第一段：同步时序描述状态转移
//-----------------------------------------------------------------------
	always@(posedge CLK or posedge RST)begin
		if(RST)
			cur_state <= IDLE;				//复位初始状态
		else
			cur_state <= next_state;		//次态转移到现态
	end
//-----------------------------------------------------------------------
//--状态机第二段：组合逻辑判断状态转移条件，描述状态转移规律以及输出
//-----------------------------------------------------------------------
	always@(*)begin
		case(cur_state)						//组合逻辑
											//根据当前状态、输入进行状态转换判断										
			IDLE:begin				
				if(money)					
					next_state = ONE;		//投币1元，则状态转移到ONE
				else 
					next_state = IDLE;		//没有投币，则状态保持	
			end					
			ONE:begin				
				if(money)
					next_state = TWO;		//投币1元，则状态转移到TWO
				else 
					next_state = ONE;		//没有投币，则状态保持
			end
			TWO:begin				
				if(money)
					next_state = IDLE;		//投币1元，则状态转移到IDLE
				else                        
					next_state = TWO;       //没有投币，则状态保持
			end	
			default:begin					//默认状态同IDLE
				if(money)
					next_state = ONE;
				else 
					next_state = IDLE;	
			end
		endcase
	end
//-----------------------------------------------------------------------
//--状态机第三段：时序逻辑描述输出
//-----------------------------------------------------------------------
	always@(posedge sys_clk or posedge sys_rst_n)begin
		if(!sys_rst_n)
			cola <= 1'b0;					//复位、初始状态 
		else
			case(cur_state)					//根据当前状态进行输出
				IDLE:	cola <= 1'b0;		//无可乐输出(因为输入不管是0、1都是输出0，所以省略写法)			
				ONE:	cola <= 1'b0;		//无可乐输出(因为输入不管是0、1都是输出0，所以省略写法)	
				TWO:begin					
					if(money)
						cola <= 1'b1;		//如果输入1，则输出可乐
					else
						cola <= 1'b0;		//如果输入0，则无可乐输出
				end
				default:cola <= 1'b0;		//默认无可乐输出
			endcase
	end

 锁存信号

reg         [2:0]                   r_LCH                                   ;

always @(posedge CLK or posedge RST) begin
    if (RST) begin
        r_LCH                       <= 3'd0 ;
    end else if ( r_FLAG1 ) begin
        r_LCH                       <= r_XXX1;
    end else if ( r_FLAG2 ) begin
        r_LCH                       <= r_XXX2;
    end
end

取下降沿

    reg         [1:0]                   r_SET_NEG                               ;           
    reg                                 r_SET_NEG_FLAG                          ;           
    always@(posedge CLK or posedge RST)begin
        if(RST)begin
            r_SET_NEG                   <= 2'd0;
        end else begin
            r_SET_NEG                   <= { r_SET_NEG[0], SET};
        end
    end
    always@(posedge CLK or posedge RST)begin
        if(RST)begin
            r_SET_NEG_FLAG              <= 1'd0;
        end else if (r_SET_NEG  == 2'b10) begin
            r_SET_NEG_FLAG              <= 1'd1;
        end else begin
            r_SET_NEG_FLAG              <= 1'd0;
        end
    end

取上升沿

    reg         [1:0]                   HDC_CODE_POS                            ;               
    reg                                 i_HDC_T_VLD                             ;               
    always@(posedge CLK or posedge RST)begin
        if(RST)begin
            HDC_CODE_POS                <= 2'd0;
        end else begin
            HDC_CODE_POS                <= { HDC_CODE_POS[0], CLK_200HZ};
        end
    end
    always@(posedge CLK or posedge RST)begin
        if(RST)begin
            i_HDC_T_VLD                 <= 1'd0;
        end else if (HDC_CODE_POS  == 2'b01) begin
            i_HDC_T_VLD                 <= 1'd1;
        end else begin
            i_HDC_T_VLD                 <= 1'd0;
        end
    end

function语句

function    [3:0] out0;  
        input   [7:0]                   x;
        reg     [3:0]       count;
        integer i;
        begin
            count=0;
            for(i=0;i<=7;i=i+1)
                if( x[i]==1’b0 )	 count=count+1;
            out0=count;
        end
    endfunction
    
    always @(posedge CLK or posedge RST) begin
        if (RST) begin
            r_DLY                       <= 4'd0 ;
        end else begin
            r_DLY                       <= out0;
        end
    end

    //每当地址未发生变化，重新计算偶校验位
    always @(addr) begin
        parity=cal_parity(addr);
        \$display("parity calculated = %b",cal_paraty(addr));
    end

    //定义偶检验函数
    function cal_parity;
        input [31:0]address;
        begin
        cal_parity=^address;
        end
    endfunction

generate语句

    genvar I    ;
    generate
    for (I=0 ; I<16 ; I=I+1) begin : CTRL    
    CTRL U_CTRL (
        .SYS_RST                        ( s_SYS_RST                             ),//
        .SYS_CLK                        ( s_CLK_100M                            ),//
        .REG_FDO_INIT                   ( s_REG_FDO_INIT[I]                     )//
    );
    end
    endgenerate

配置inout引脚或三态门

    wire        DQ;
    reg         FLAG = 1'b0 ;  

    initial begin 
        #555300 FLAG = 1'b1 ;
        #120340 FLAG = 1'b0 ;
    end

    assign      DQ  = FLAG ? 1'b0 : 1'bz ;

task

    task sig_input ;
        input   [3:0]                   a   ;
        input   [3:0]                   b   ;
        output  [3:0]                   ao  ;
        output  [3:0]                   bo  ;
        @(posedge clk) ;
            ao  = a ;
            bo  = b ;
    endtask ; 

    
    initial begin
        a         = 0 ;
        b         = 0 ;
        sig_input(4'b1111, 4'b1001, a, b);
        sig_input(4'b0110, 4'b1001, a, b);
        sig_input(4'b1000, 4'b1001, a, b);
    end

case语句（组合逻辑）

    localparam  RANGE_3              = 4'b0011                               ;
    localparam  RANGE_1              = 4'b0010                               ;
    localparam  RANGE_2              = 4'b0000                               ;
    localparam  RANGE_4              = 4'b1110                               ;
    localparam  RANGE_8              = 4'b1110                               ;


    always@(*) begin                        
        case(V_RANGE)                                       
            RANGE_3:begin
                r_V_RANGE               = {5'b00001} ;
            end                 
            RANGE_1:begin
                r_V_RANGE               = {5'b00010} ;
                r_R_V_RANGE             = 4'd1 ;
            end
            default:begin               
                r_V_RANGE               = {5'b00100} ;
            end     
        endcase
    end

计数器CNT

reg         [18:0]                  r_CNT                                   ;
always @(posedge CLK or posedge RST) begin
    if (RST) begin
        r_CNT                   <= 19'd0 ;
    end else if ( r_CNT == 19'd0) begin
        r_CNT                   <= 19'd0 ;
    end else begin
        r_CNT                   <= r_CNT + 1'd1 ;
    end
end

打拍DLY

reg                                 r_DLY                                   ;

always @(posedge CLK or posedge RST) begin
    if (RST) begin
        r_DLY                <= 1'd0 ;
    end else begin
        r_DLY                       <= r_xxx;
    end
end

产生脉冲

reg                                 r_PLUSE                                 ;

always @(posedge CLK or posedge RST) begin
    if (RST) begin
        r_PLUSE              <= 1'd0 ;
    end else if (r_flag)  begin
        r_PLUSE                     <= 1'd1 ;
    end else begin
        r_PLUSE                     <= 1'd0 ;
    end
end

modelsim仿真语句


write format wave -window .main_pane.wave.interior.cs.body.pw.wf D:sim/wave.do
vlib work
vmap work
##
vlog -reportprogress 300 -incr  -work work	../rtl/*.v
vlog -reportprogress 300 -incr  -work work	../rtl/tb/tb_TOP02.v
##ip
vlog -reportprogress 300 -incr  -work work	../rtl/al_ip/*.v

vcom                            -work work					../RTL/main.vhd   编译vhdl 文件

vsim -gui -L D:/modeltech64_10.7/Anlogic/a13_10_ver -voptargs=+acc work.tb_TOP
set NumericStdNoWarnings 1
set StdArithNoWarnings   1
do wave.do

run 1ms
force -freeze sim:/tb_TOP/u_TOP/U02_RT_POWER_TEMP_CH1/U02_ACQ_CAL_POWER/i_DATA_CONVERT_VLD 1'h0 0
run 10026ns
noforce sim:/tb_TOP/u_TOP/U02_RT_POWER_TEMP_CH1/U02_ACQ_CAL_POWER/i_DATA_CONVERT_VLD
run 1ms

Major_pro
关注
  • 4
    点赞
  • 踩
  • 10
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
FPGA代码集锦
05-06
这些代码对于入门特别好，对于深入学习FPGA有很好的帮助。
西电FPGA入门教材、Verilog语法基础
12-13
在学习过程中，除了理解这些基础知识，还需要通过实际项目练习，掌握如何将设计思想转化为Verilog代码，以及如何使用工具链（如Xilinx ISE、Vivado或Intel Quartus）进行综合、实现和仿真，最终将设计部署到FPGA上...
【FPGA】Visual Studio Code 使用Verilog语言用户代码片段分享
li_lys的博客
12-04 935
verilog
数字IC，三大核心代码架构之计数器（verilo实列）
weixin_45230720的博客
08-07 194
计数器设计是数字IC设计 的核心，也是最常用的代码片段，通过记录时钟周期个数，可以控制电路的时序，通过计数器可以实现测量，计数，状态控制，分频，计数器有触发器和逻辑门共同构成。约翰逊（Johnson）计数器又称扭环计数器，是一种n位触发器来表示2n个状态的计数器，约翰逊计数器相邻两组数只有一位不同，避免竞争冒险。这里要考虑的是复位信号和其他标志信号，一般复位是计数器清0，其他标志信号看情况。加计数，还是减计数，在同一个设计里面，计数的方向要保持一致。一般条件是时钟沿跳变，还有可能是使能信号，标志信号等。
vscode_verilog代码片段分享
weixin_48086808的博客
03-14 457
【代码】vscode_verilog代码片段分享。
FPGA常用小功能的代码
ZX211009的博客
07-28 686
本篇文章仅供自己记录一些FPGA实现代码，若有不正确或不严谨的地方欢迎批评指正。
FPGA 入门 —— 代码规范与模块结构
ppqppl的博客
03-09 1085
FPGA 入门 —— 代码规范与模块结构 不可综合或不推荐使用的代码 代码 要求 initial 严谨在设计中使用，只能在测试文件中使用 task/function 不推荐在设计中使用，在测试文件中使用 for 在设计中、测试文件中均可以使用，但在设计中多数会将其用错，所以建议在初期设计时不使用，熟练后按规范使用 while/repeat/forever 严禁在设计文件...
FPGA—简易频率计（附代码）
m0_72885897的博客
03-11 6250
fpga开发、频率检测计、PLL应用、等精度检测法
FPGA试题 fpga开发.pdf
04-22
2. 逻辑设计：使用硬件描述语言（如VHDL或Verilog）编写设计代码。 3. 仿真验证：使用仿真工具验证设计功能和性能。 4. 布局布线：将设计映射到FPGA的逻辑和物理资源中。 5. 时序分析：检查设计是否满足时序约束。 6...
Verilog语法进阶
02-27
在测试模块中，我们需要掌握组织模块测试的常用方法，学会编写常用的测试代码。这些代码将帮助我们更好地理解设计的行为，提高设计的可靠性和效率。 二、语法详细讲解 在Verilog设计中，语法是非常重要的一方面。...
Verilog HDL语言在FPGA/CPLD开发中的应用
08-13
总的来说，Verilog HDL在FPGA/CPLD开发中的应用，得益于其易于学习、直观表达和高效的代码生成，使得复杂的数字系统设计变得更为简便和可靠。随着EDA技术的不断发展，Verilog HDL的重要性将持续增强。
FPGA收取数据代码
07-31
以下是一个FPGA收取UART数据的Verilog代码示例。 首先，代码定义了输入和输出端口。`sys_clk`是系统时钟，`sys_rst_n`是低电平有效的系统复位信号，`uart_rxd`是UART的接收数据输入。输出端口`LED`通常用于显示或...
FPGA状态机简单的代码例子（切换状态）
qq_42761380的博客
04-07 232
简单的例子，定义三种状态，通过时序逻辑转换：
FPGA学习——FPGA实现电子时钟
qq_54347584的博客
04-27 5799
FPGA实现电子时钟
从零开始利用MATLAB进行FPGA设计（四）生成优化HDL代码
WZT725的博客
03-16 976
将脉冲检测子系统进行自动优化并生成HDL代码。
FPGA 译码器+解码器 （含代码）
居安士的博客
06-14 2795
FPGA 编码器+译码器
RAM + 串口的简单应用
最新发布
hhh123987_的博客
06-19 668
UART_RX + RAM + Key +TX (还存在高位前两位的bug)
嵌入式调试接口
xxdw1992的博客
06-19 612
嵌入式系统的开发和调试是一项复杂的任务，需要强大的工具和接口来确保硬件和软件的正确性。在这个领域，JTAG（Joint Test Action Group）和SWD（Serial Wire Debug）是两个常用的调试接口标准，它们在嵌入式系统开发中起到关键作用。什么是JTAG：Joint Test Action Group；联合测试工作组• 边界扫描要求符合IEEE1149.1 (JTAG) 标准• BSDL(Boundary- ScanDescriptionLanguage)边界扫描描述语言。
Verilog基本知识点总结
2301_76563419的博客
06-16 287
学习记录#
FPGA纯verilog代码实现图像缩放
08-26
你可以使用纯Verilog代码实现FPGA上的图像缩放。下面是一个简单的示例，展示了如何使用双线性插值算法进行图像缩放： ```verilog module image_scale ( input wire clk, input wire rst, input wire [7:0] in_width, input wire [7:0] in_height, input wire [7:0] out_width, input wire [7:0] out_height, input wire [15:0] in_image [0:1023][0:767], output wire [15:0] out_image [0:511][0:383] ); // 计算水平和垂直比例因子 reg [15:0] scale_x; reg [15:0] scale_y; always @(in_width, out_width) begin scale_x = (in_width << 16) / (out_width + 1); end always @(in_height, out_height) begin scale_y = (in_height << 16) / (out_height + 1); end // 缩放图像 always @(posedge clk or posedge rst) begin if (rst) begin // 复位状态 // ... end else begin // 缩放计算 // ... end end endmodule ``` 在上面的示例中，`in_width`和`in_height`表示输入图像的宽度和高度，`out_width`和`out_height`表示期望的输出图像的宽度和高度。`in_image`是一个二维数组，用于存储输入图像的像素值。`out_image`也是一个二维数组，用于存储输出图像的像素值。 你需要在`always @(posedge clk or posedge rst)`块中实现图像缩放的逻辑。你可以使用双线性插值算法来计算输出图像的每个像素值。具体的实现方法超出了本文的范围，但你可以参考相关资料来了解如何在Verilog中实现双线性插值算法。 请注意，上述代码仅提供了一个基本的框架，你需要根据实际需求进行适当的修改和完善。同时，你还需要根据你使用的开发板和FPGA器件进行相应的时钟和复位处理。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值