DDR Study - LPDDR5 Write Training

最新推荐文章于 2025-02-28 11:25:09 发布
最新推荐文章于 2025-02-28 11:25:09 发布
阅读量1.6k 收藏 27
点赞数 22
分类专栏： DDR 文章标签： LPDDR LPDDR5 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_43948262/article/details/143987361
版权

参考来源：JESD209-5B
在之前的文章中介绍了LPDDR4的相关内容。从这篇文章开始，会对LPDDR5相关内容进行概要分享：
LPDDR5 Initial → LPDDR5 Command Bus and WCK2CK Training → LPDDR5 Read and Training →LPDDR5 Write and Training → LPDDR5 RFM
因为不同平台的设计细节不同，因此不会对详细细节做出分析，只参考JESD规范和SIPI - Signal Integrity and Power Integrity测试规范进行介绍。

Write Command

基于JEDEC标准中可以看到Write Timing信息如下：
Write OP

图中相关参数信息解析如下：

  • tWCKENL_WR - Write场景下，从CAS信号发出的第一个CK_t上升沿开始，用于给SOC产生稳定WCK信号的预留时间
  • tWCKPRE_Static - WCK_t为Low，WCK_c为High，准备产生WCK Toggle信号
  • tWCKPRE_Toggle_WR - Write场景下，WCK差分信号从static切换到toggle出第一个和CK对齐信号的时间段
  • WL - Write Latency，从CAS-2命令结束的第一个CLK上升沿T3开始，到对齐第一个有效DQS信号的CLK上升沿Ta3
  • tWCK2CK - Write场景下，第一个有效WCK信号上升沿和对应的CLK信号上升沿Tb0之间的skew&#x
最低0.47元/天 解锁文章
【DRAM存储器四十八】LPDDR5介绍--LPDDR5的低功耗技术之Data copy、write X
highman110的博客
04-02 234
简述LPDDR5的Data copy和write X功能
Modelsim：LPDDR5仿真（含美光仿真模型官方sv&vcs代码）
千歌叹尽执夏的博客
10-21 460
虽然，三星在设计跟量产上，早于其他家存储产商，但是镁光后来居上了，是业界首家支持全速 LPDDR5 的供应商，并且开发者在做开发的时候，也是用美光颗粒比较多，所以这里就先以美光的仿真模型为主进行仿真。 本工程为美光官方工程，支持Modelsim、VCS、ncverilog三种仿真器仿真。模型破解过，为完整system-verilog代码。
DDR分享之LPDDR5X:4初始化和训练-4.2训练-1
weixin_39188182的博客
01-03 1919
DDR；LRDDR5X；LPDDR5；DDR协议
LPDDR5 Training
weixin_64952661的博客
01-02 1890
在电压斜坡期间， DQ、 DMI、 WCK_t和 WCK_c、 RDQS_t、 CK_t、 CK_c 和 CA 电压电平必须介于 VSS 和 VDDQ 之间，以避免闩锁。在电压斜坡期间， DQ、 DMI、 WCK_t 和 WCK_c、RDQS_t、 CK_t、 CK_c 和 CA 电压电平必须介于 VSS 和 VDDQ 之间，以避免闩锁。在 Tx 和 Tz 之间，电源之间的相对电压不受控制。在 Tx 时，当电源低于指定的最小值时，必须关闭所有电源并且所有电源电流容量必须为零，系统中剩余的任何静电荷除外。
LPDDR5协议解析 Command Bus Training
qq_60416106的博客
04-29 1739
在切高频之前就应该完成CBT，LP5提供一个适合低频，未终结的操作的VERF（CA)，但是必须被training成适合高频，终结的操作的VERF(CA)，这里描述的training主要是对VERF（CA），CA以及CS的时序进行调整，从而满足CA/CS眼图的要求。training序列是比较简单的，但是在CA输入信号到来之前捕获CA信号比较困难，这里所述的CA training模式使用最少的外部命令来进入、training和退出CBT。
DDR3基本概念11 - DDR Read/Write training
tbzj_2000的博客
07-09 9942
目录DDR3基本概念11 - DDR Read/Write trainingRead trainingWrite training参考文献 DDR3基本概念11 - DDR Read/Write training 所谓的读或写训练，是为了保证： 写操作时，时钟边沿对齐数据眼中心 读操作时，DQS边沿对齐数据眼中心 Read training Read Centering The purpose of read centering is to train the internal read captur
[DRAM Test]Memory Initialization,Training and Calibration of LPDDR5/5X
2401_86762368的博客
09-24 1513
[DRAM Test]Memory Initialization,Training and Calibration of LPDDR5/5X
write leveling training
05-10
write leveling是DDR controller采用的一种补偿fly-by PCB layout topology引入的DQS与CLK之间存在的flight time skew的机制.
DDR Study - LPDDR5 Read Training
weixin_43948262的博客
11-16 1561
参考来源：JESD209-5B在之前的文章中介绍了LPDDR4的相关内容。从这篇文章开始，会对LPDDR5相关内容进行概要分享：因为不同平台的设计细节不同，因此不会对详细细节做出分析，只参考JESD规范和SIPI - Signal Integrity and Power Integrity测试规范进行介绍。
DDR Study - LPDDR4 Write Leveling and DQ Training
weixin_43948262的博客
10-19 1436
参考来源：JESD209-4B，JESD209-4E。
DDR Study - LPDDR5 Read Gate Training
weixin_43948262的博客
12-01 1502
LPDDR5中为SOC端的PHY能够在Read场景下准确捕捉到来自DRAM端的RDQS和DQ信号，提供了一个Read Gate的Training。也就是一个Read命令从SOC发出后，一直到PHY开始采集信号的等待时间窗口的时长训练。一般在Read/Write Training之前完成。JEDEC209-5B中的RDQS Toggle以及Enhanced RDQS Mode都是为这个Read Gate Training服务的。
DDR Study - LPDDR4 Write and Training
weixin_43948262的博客
10-25 1499
参考来源：JESD209-4B，JESD209-4E。
DesignCon2019关于LPDDR5的资料
09-07
PAPER_04_Electrical Integrity for LPDDR5 Memory Technology.pdf
DRAM技术精解(中文) DDR3-DDR4-DDR5-LPDDR3-LPDDR4-LPDDR5.pdf
10-02
本文档为DRAM Technology DDR3_DDR4_DDR5_LPDDR3_LPDDR4_LPDDR5技术精解 中文版. 本文档详细介绍了dram的历史发展中出现的不同技术，以及技术对应的解决方案 这是最详细的介绍, 把基本DDR 到DDR5，LPDDR 到LPDDR5的所有技术都有涉及. 本文花费周期约一年，记录DDR系列和LPDDR系列重要技术的来源和内部原理， 掌握它们会对于理解dram技术有非常大的帮助. 比如: 1 prefetch和burst length的关系 2 ODT技术的阻抗匹配内幕是什么? 3 LPDDR4 LVSTL IO模型的优点 ...... ** 行业标准： 作者有数年spec经验, 熟悉JEDEC标准建立的过程. ** 专业: 数年dram问题debug，spec解读专业到位。 ** 咨询: 承诺文档解读有疑问，可以免费每天3个问题的解答。 ** 退款: 作者承诺如果对于文档解读不满意，可线下联系作者申请退款，作者就有这样的自信敢承诺！
DDR分享之LPDDR5X:4初始化和训练-4.1上电、初始化和下电流程-2
weixin_39188182的博客
01-03 1233
本系列是lpddr5x spec的分享。spec版本：JESD209-5B。
LPDDR4的训练(training)和校准(calibration)--Write Leveling(写入均衡)
ltqdxl的博客
04-13 1万+
Write Leveling是从DDR3开始引入的概念，为了解决DQS和CLK的edge alignment的问题。   因为从DDR3开始采用了新的拓扑结构：fly-by。即多个DRAM放置在PCB上时(或多个die)，地址线，控制线，时钟线采用fly-by方式进行布线，DQ,DQS和DMI还是采用点对点的布线方式。采用了fly-by的结构，CLK到达菊花链的各个die的时间是不一样的。具体而言，到达菊花链起始端会早些，到达末端会晚些，对于分布在链上的各个DRAM chip来说，不仅存在time skew
LPDDR5 Non-target ODT特性及信号完整性仿真
最新发布
鹰飞天下
02-28 489
DRAM 非目标片上终端（NT ODT）是 LPDDR5 引入的一项新功能，旨在改善双列（dual-rank）配置下 DQ 总线信号（DQ、DMI、RDQS）的信号完整性。在此配置中，控制器到 LPDDR5 的 DQ/DMI/DQS 信号为点对两点连接。在读取（READ）或写入（WRITE）操作期间，非目标 DRAM 设备的信号反射会产生噪声并劣化接收端波形。启用非目标 DRAM 设备的终端可减少...
LPDDR5原理简介
热门推荐
tomorrow_today的博客
02-09 2万+
LPDDR5原理 标签： 手机关键接口技术 一、接口简介 1、什么是LPDDR？ 介绍LPDDR之前得先了解什么是DDR？DDR全称为Double Data Rate SDRAM，中文名为“双倍数据率SDRAM”。DDR是在原有的SDRAM的基础上改进而来，严格的说DDR应该叫DDR SDRAM，人们习惯称为DDR。而LPDDR是在DDR的基础上多了前缀LP(Low Power)，它拥有比同代DDR内存更低的功耗和更小的体积。 DDR与SDR区别：传统的SDR SDRAM只能在信号的上升沿进行数据传输，
DDR5时代信号完整性仿真帮你应对新的设计挑战
weixin_42238387的博客
12-09 5029
2020年2月6日，美光科技宣布交付全球首款量产的低功耗DDR5 DRAM 芯片，随后，三星S20系列和小米10系列手机先后发布，全新的LPDDR5内存成为两家的共同卖点之一，这也预示着DDR5的时代即将到来。今天我们就来聊一聊DDR5的发展过程，设计难题以及如何通过仿真来应对DDR5设计挑战。 本文主要目录： 01.DDR技术的发展历程 02.DDR5的出现，带来了哪些设计挑战？ 03.如何通过仿真及建模中的创新克服DDR5技术挑战 04.DDR5仿真解决方案 05.DDR5仿真实例 ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值