Scan Pattern retargeting

Scan pattern retargeting提高了效率和生产力，生成core-level test patterns，为了在top-level中reuse，retarget这些core-level的test patterns。多个core的pattern可以在chip level中merged并同时应用。该功能可用于包括对于ATPG工具支持的任何配置的core。这包括EDT blocks或者未压缩的chains，pipeline stages、low power，以及shift长度变化的cores。

scan pattern retargeting capability提供了以下features：

• 设计和develop cores与设计的其他部分隔开，也就是可以对core进行单独的操作（使用wrapper chains对internal core进行隔离）。
• 在core level生成和验证core的test patterns（仅通过interface对core进行配置）。
• 对于相同的core，只需要生成一次test patterns（top中例化了多次相同的core，但是其internal pattern都是一样的）。
• 通过cores的分组划分大的设计（将大的设计划分为多个core）。
• 在core boundary和chip level之间存在pipeline stages、inversion（作用？ 为了满足时序吗？）
• 向同一个core的多个instances传播激励。
• 对多个cores生成Merge patterns，并同时应用它们。
• 自动追溯core-level到chip level的扫描pins，提却cores外面的连接，pipelining和inversion。
• 进行chip level到core level的反标，以便在core level中执行诊断。

Scan Pattern Retargeting Pocess Overview

scan retargeting process包括，为所有的core生成patterns，retargerting core_level test patterns到chip level，只为top-level chip逻辑生成patterns。

下面是scan pattern retargeting process的描述：

1. 为所有的cores生成patterns，该process如下图所示：