FPGA中LUT初步学习

LUT的概念与使用。
LUT（Look-Up-Table)，本质上就像SRAM（静态随机存储器），根据输入信号查找一个对应的地址然后找到并输出该地址所对应的数据内容。通过烧写文件预存改变查找表内容的方法来实现对FPGA的重复配置。
组成与层次
每个可配置逻辑模块CLB（Configurable Logic Block）包含两个slices，每个slices由4个（A,B,C,D）6输入LUT和8个寄存器组成（中间应该还有一些选择器、与非门、或非门）同一CLB中的两片slices没有直接的线路连接，分属于两个不同的列。每列都可以独立快速进位。下图是一个slices内部模块构成图
slice分为两种类型 SLICEL, SLICEM

（1）SLICEL可用于产生逻辑，算术，ROM。
（2）SLICEM除以上作用外还可配置成分布式RAM或32位的移位寄存器。每个CLB可包含两个SLICEL或者一个SLICEL与一个SLICEM.