DFT学习(四):DFT 之 ATPG(篇二)

  • ATPG automatic test pattern generation

1. physical defects

  • short and open

  • drc escape

具有多样性等特点

不好测试,所以学术界提出了fault model 概念,具体作用有 test generation fault simulation

quality prediction fault diagnosis

除了测试还能具体分析芯片的covereage

fault model 定义:描述错误的行为

在这里插入图片描述

2. fault model 种类

stcuk at fault model 注意和工艺无关

在这里插入图片描述

第2种 为 dealy fault model

行为表征:比如100M 能工作,600M不能工作

delay fault model又分为两种 transition delay fault model

path delay fault model

在这里插入图片描述
transition delay faults :slow to rise slow to fall

在这里插入图片描述
path delay fault :其实可以把 transition delay 看成一种特殊 path delay

描述这个 fault 就是整个路径的延迟大于时钟周期

在这里插入图片描述
实际上这种 fault model 更接近实际的情况,但是却不用这种model为什么呢,因为path 上路径太多,一个好的model除了反应具体的defect特性,还要好求解,显然path delay fault  model 没有第2种特性

IDDQ  fault  moel  用的很少

就是在晶体管不工作的时候,漏电流过大,但是现在尺寸已经很小,漏电流本身就比较大,这个阈值不好设置。

在这里插入图片描述
因此现在大部分用的 fault  model 都是stuck  at   和  transition  delay fault model ,对这两种 model 进行求解 生成结构性测试向量

3. collapsing faults list

我们当然希望做到完备的测试 exhaustive testing ,但是实际上却不可能,太浪费时间

在这里插入图片描述
对于一个与门,有一个输入 stuck at 0 与输出 stuck at 0 等价,

  • (1)fault free 正常输出 如果 vector detect 到 fault,那么将会与 fault free ciruit 电路不一样

  • (2)能够被同一个vector detect 到fault 认为是等价的

  • (3)对于等价的 fault 分为一类,一类产生一条结构性测试向量即可

在这里插入图片描述

假设fault free 的 circuit 用 h(x)表示

faulty circuit 用 hu(x)

可以很明显得出 : 两个异或得到1

在这里插入图片描述
例子:a stuclk at 1 进行求解 ab=01

在这里插入图片描述
例子:fault collasping 之后的 测试向量明显减少

在这里插入图片描述

4. atpg tcl 和结果

在这里插入图片描述
在这里插入图片描述

5. atpg flow

产生结构性测试向量都是根据  fault model 来的

在这里插入图片描述

选择fault model ,基于D 算法进行求解

在这里插入图片描述

6.什么是D 算法

在这里插入图片描述
ATPG general rules

在这里插入图片描述
一些专业术语

在这里插入图片描述
例子: 第一个与门如果要把D forward 那么另一个port 一定要为1 或者d

第2个与门输出的1 如果要向 backward 那么输入必须都为1

在这里插入图片描述

7. fault simlution

在这里插入图片描述
两种 parallel fault simulation

parallet pattern single fault propagation

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

参考资料

原文链接:https://blog.csdn.net/gaiyi8666/article/details/80867362

  • 0
    点赞
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
DFT(Design for Testability)是一种设计用于测试的技术,而 ATPG(Automatic Test Pattern Generation)则是DFT的一个关键步骤。下面是DFTATPG流程的一般步骤: 1. 设计扫描链(Scan Chain):将设计中的寄存器和内部节点连接起来形成一个线性的扫描链,以便在测试模式下将测试数据注入到设计中。 2. 插入扫描逻辑(Scan Logic Insertion):在设计中插入额外的逻辑电路,用于控制和管理扫描链的操作。 3. 生成测试模式(Test Pattern Generation):使用ATPG工具生成测试模式,这些模式可以覆盖设计中的故障,并检测到故障。 4. 故障模拟(Fault Simulation):使用故障模拟工具,将生成的测试模式应用于设计,以验证测试模式的准确性和故障覆盖率。 5. 优化测试模式(Test Pattern Optimization):通过对测试模式进行优化,减少测试数据量,提高测试效率和覆盖率。 6. 生成ATPG模式(ATPG Pattern Generation):将优化后的测试模式转换为特定ATPG格式,以便在实际测试中使用。 7. 设计验证(Design Verification):使用ATPG生成的模式对设计进行全面的验证,以确保设计在不同故障情况下的正确性和可靠性。 8. 硬件测试(Hardware Testing):将生成的ATPG模式加载到目标芯片或电路板中进行硬件测试,以检测和诊断故障。 以上是DFTATPG流程的一般步骤。具体的实施方法和工具可能会因项目和需求而有所不同。希望对你有所帮助!如果你还有其他问题,请随时提问。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值