网表仿真基础知识

一、意义
网表是逻辑/电路设计转化为物理实现的工作产品。按照芯片后端流程，主要分为综合网表，DFT网表，PR网表，其中PR网表是包含SDF的最终版网表。
网表验证一般有三种形式，分别是仿真验证、形式验证和静态时序分析STA。其中网表仿真，尤其是PR网表仿真，时间紧，资源消耗大，debug困难，因此费时费力，且验证不全面。
网表仿真的目的有以下几点：第一、功能仿真不包含的信息，如DFT插入的扫描链，或者基于工艺单元的功耗评估以及时序信息等。第二、其它方法无法处理的内容，如跨时钟域cdc接口或多周期multi-cycle路径的采样。第三、对其它方法的二次确认double-check，如错误的sdc可能导致错误的STA。第四、完整的上电处理流程，尤其是面对系统中存在不定态的情况。
网表仿真的缺点：第一、由于网表仿真的特点，无法在有限的资源下做完备的验证。第二、与形式验证、STA相比，网表仿真的效率非常低。第三、由于效率低下，不能承诺作为其它方法的后盾，希望其它方法尽量做好自我检查。
在网表仿真中，最重要的是对不定态的处理。不定态的存在是合理的：通常不带复位端，的确可以降低功耗；其次，如存储器，RAM本身就没有复位端。由于不定态的存在是合理的，因此验证时需要去合理消除不定态。此处不推荐使用工具消除初始的不定态，因为存在不定态，能更容易发现和暴露问题。
二、基础知识
时序检查的过程，主要是设计对时序提出要求，sdf对时序进行描述，验证检查描述是否匹配要求，如果匹配，则通过。
前期进行的综合网表和DFT网表，可以做功能仿真，确保主要路径功能的正确性