一,内容介绍
除法器是数字电路中的基础电路之一,也是CPU计算单元的核心功能之一。下面我们用verilog实现三种常用的除法器。
Verilog实现恢复余数(restoring)除法器
目前:Verilog实现不恢复余数(non-restoring)除法器
Verilog实现牛顿迭代法除法器
verilog实现不恢复余数(non-restoring)除法器之单时钟周期改进版
二,不恢复余数(non-restoring)除法器实现
module NRS_DIV #(parameter WIDTH = 32)
(
input clk_i,
input rst_i,
input data_valid_i,
input [WIDTH-1:0] dividend_i,
input [WIDTH-1:0] divisor_i,
output reg qr_valid_o,
output reg [WIDTH-1:0] quotient_o,
output reg [WIDTH-1:0] remainder_o
);
reg [2*WIDTH-1:0] dividend [WIDTH-1:0];
reg [2*WIDTH-1:0] divisor [WIDTH-1:0]