【EDA实验】实验1：拼接4-16译码器

最新推荐文章于 2025-04-01 22:11:59 发布

lplpbest

最新推荐文章于 2025-04-01 22:11:59 发布

阅读量1.6k

点赞数

文章标签： EDA实验

本文链接：https://blog.csdn.net/weixin_45686009/article/details/102648149

版权

本次EDA实验通过2片3-8译码器构成4-16译码器，利用Quartus进行电路设计与仿真验证。在实验中，详细介绍了从新建项目到设置激励波形、仿真观察输出信号的过程，尤其关注了竞争冒险现象的分析。最终，实验结果与74138数据手册相符，且观察到了组合逻辑的竞争冒险问题。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

【EDA实验】实验1：拼接4-16译码器

一、实验内容

1.用2片3-8 译码器拼接成4-16 译码器
2.仿真验证电路的正确性
3.注意观察输出信号的毛刺（竞争冒险）

二、实验步骤

1.使用Quartus，新建一个项目，创建一个BDF文件，双击BDF空白处，添加组件符号。
2.找到 74138 将其放置到BDF文件中，然后对其添加输入，输出管脚，编译项目。
3.然后新建一个vwf，矢量波形仿真文件，使用NodeFinder向其中添加要观察的管脚。
4.然后在VWF中设定激励波形，然后仿真，观察结果波形。
5.从下图中可以看到，仿真结果和74138的数据手册描述一致，并且输出信号中存在着组合逻辑的竞争与冒险