vivado 如何添加时序约束

最新推荐文章于 2024-03-13 16:57:29 发布

ML__LM

最新推荐文章于 2024-03-13 16:57:29 发布

阅读量7.3k

点赞数 11

分类专栏： FPGA 文章标签：时序

本文链接：https://blog.csdn.net/weixin_46136963/article/details/121383423

版权

FPGA 专栏收录该内容

20 篇文章 29 订阅

订阅专栏

vivado 如何添加时序约束

一个 FPGA 设计除了管脚分配以外，还有一个重要的约束，那就是时序约束，这里通过向
导方式演示如果进行一个时序约束

点击“Run Synthesis”开始综合
弹出对话框点击“OK”
综合完成以后点击“Cancel”

在这里插入图片描述
4) 点击“Constraints Wizard”

5) 在弹出的窗口中点击“Next”

6) 时序约束向导分析出设计中的时钟，这里把“sys_clk”频率设置为 50Mhz，然后点击
“Skip to Finish”结束时序约束向导。

7) 弹出的窗口中点击“OK”
8) 点击“Finish”
9) 这个时候top.xdc 文件已经更新，点击“Reload”重新加载文件，并保存文件

set_property PACKAGE_PIN U18 [get_ports sys_clk]
set_property IOSTANDARD LVCMOS33 [get_ports sys_clk]


set_property PACKAGE_PIN J16 [get_ports rst_n]
set_property IOSTANDARD LVCMOS33 [get_ports rst_n]


#时序约束
create_clock -period 20.000 -name sys_clk -waveform {0.000 10.000} [get_ports sys_clk]

ML__LM

关注

11
点赞
踩
71

收藏

觉得还不错? 一键收藏
0
评论
vivado 如何添加时序约束

vivado 如何添加时序约束一个 FPGA 设计除了管脚分配以外，还有一个重要的约束，那就是时序约束，这里通过向导方式演示如果进行一个时序约束点击“Run Synthesis”开始综合弹出对话框点击“OK”综合完成以后点击“Cancel”4) 点击“Constraints Wizard”5) 在弹出的窗口中点击“Next”6) 时序约束向导分析出设计中的时钟，这里把“sys_clk”频率设置为 50Mhz，然后点击“Skip to Finish”结束时序约束向导。
复制链接

扫一扫