FPGA实现LVDS接口（x）--ALTDDIO_IN、ALTDDIO_OUT（双倍数据速率I/O，DDIO）的使用

已于 2024-07-28 10:19:29 修改
阅读量8.2k 收藏 51
点赞数 12
分类专栏： FPGA接口与协议 文章标签： intel fpga altera IC fpga开发 Verilog lvds
于 2021-08-15 14:41:38 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wuzhikaidetb/article/details/119712745
版权
本文详细介绍了如何在Altera FPGA中使用ALTDDIO_IN和ALTDDIO_OUT IP核实现双倍数据速率（DDR）接口。通过理论分析、接口信号描述和仿真验证，展示了这两个IP核如何在上升和下降沿有效地发送和接收数据，为FPGA DDR设计提供了实用指导。
摘要由CSDN通过智能技术生成

目录

1、前言

2、ALTDDIO_IN  IP核

2.1、理论

2.2、仿真

3、ALTDDIO_OUT  IP核

3.1、理论

3.2、仿真

文章总目录点这里：《FPGA接口与协议》专栏的说明与导航

1、前言

        ALTDDIO_IN、ALTDDIO_OUT是Altera 提供的双数据速率 (DDR，double data rate) IP 核，双数据速率 (DDR) IP 核可以用于在逻辑资源中实现 DDR 寄存器。

        ALTDDIO_IN通过DDR接口可以实现在参考时钟的上升和下降沿接收数据；ALTDDIO_OUT通过DDR接口可以实现在参考时钟的上升和下降沿发送数据。

2、ALTDDIO_IN  IP核

2.1、理论

        框图如下：

        接口信号描述如下表： 
了解本专栏 订阅专栏 解锁全文 超级会员免费看
孤独的单刀
关注
  • 12
    点赞
  • 踩
  • 51
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
基于FPGA的LVDS接口设计
数字IC/FPGA杂货铺，找一找，或许有你想要的~
02-22 1万+
实验内容： 通过LVDS接口，完成数据的收发测试。
LVDS接口(2)硬件设计
最新发布
余生芳华，灵魂共舞
06-21 3532
介绍LVDS原理，介绍Xilinx器件对于LVDS的支持，介绍PCB布线LVDS信号遵循的原则。
ov5640_rgmii_udp
crazykwb的博客
12-17 2325
FPGA，图像前置处理，UDP传输，图像采集。。。
DDIO（Data Direct I/O）数据直连技术
存储随笔
10-01 2816
为了发送一个数据报文到网络上去，首先是运行在CPU上的软件分配了一段内存，然后把这段内存读取到CPU内部，更新数据，并且填充相应的报文描述符（网卡会通过读取描述符了解报文的相应信息），然后写回到内存中，通知网卡，最终网卡把数据读回到内部，并且发送到网络上去。2）运行在CPU上的驱动程序或者软件得到通知收到新报文，去内存中读取控制结构体和相应的报文，Cache不命中。这个步骤和没有DDIO的技术类似，但是由于DDIO的引入，处理器会开始就把内存中的缓冲区和控制结构体预取到Cache，因此减少了内存读的时间。
FPGA 高速接口（LVDS）
baidu_34971492的博客
02-18 3580
LVDS（Low Voltage Differential Signalin）是一种。它使用幅度非常低的信号（约350mV）通过一对差分PCB走线或平衡电缆传输数据。大部分高速数据传输中，都会用到LVDS传输。目前FPGA开发板资料中涉及LVDS通信的方案并不多，但是LVDS实际上有大量的应用，特别是在高速ADC,高分辨率摄像头，液晶屏显示技术等应用领域。所以掌握LVDS通信也是我们FPGA开发者的必备基本技能。
Xilinx fpga实现LVDS高速ADC接口
HackEle的博客
05-22 8089
LVDS即Low-Voltage Differential Signaling。FPGA的selecteIO非常强大，支持各种IO接口标准，电压电流都可以配置。其接口速率可以达到几百M甚至上千M。使用lvds来接收高速ADC产生的数据会很方便。像ISERDES，IDDR，IDELAY，OSERDES，ODDR这种资源在FPGA的IOB中多得是（每个IO都对应有，最后具体介...
FPGA实现LVDS接口--OSERDESE2原语的使用
孤独的单刀
08-18 7217
通过本文您会学到：OSERDESE2原语是干什么的？
xapp1014-xilinx-sdi.zip_FPGA SDI_fpga实现sdi_xapp1014_视频_赛灵思 sdi
07-15
《FPGA实现SDI技术详解——基于Xilinx的xapp1014实践》 在数字视频传输领域，SDI（Serial Digital Interface，串行数字接口）是一种广泛使用的标准，它能够提供高质量、低延迟的视频传输。在本文中，我们将深入探讨...
xapp1017-lvds-ddr-deserial_UP_XAPP1017_
09-30
【标题】"xapp1017-lvds-ddr-deserial_UP_XAPP1017_" 提到的是一个技术文档，重点在于LVDS（Low Voltage Differential Signaling）源同步DDR（Double Data Rate）解串行化的设计和实现。XAPP1017通常代表Xilinx应用...
基于FPGA的LVDS接口应用
01-19
摘要 介绍了LVDS技术的原理，对LVDS接口在高速数据传输系统中的应用做了简要的分析，着重介绍了基于FPGA的LVDS_TX模块的应用，并通过其在DAC系统中的应用实验进一步说明了LVDS接口的优点。 　　介绍了基于FPGA的LVDS模块的应用，实现了将数据通过FPGA（Ahera StratixII EP2S90）的LVDS发送模块的传输，以640 Mbit·s-1数据率送至DAC电路。 　　1 LVDS技术简介 　　LVDS,即Low-Voltage Differential Signaling低压差分信号，是由美国国家半导体公司于1994年提出的一种信号传输模式，在满足高数据传输
基于FPGA的LVDS高速差分板间接口应用
10-29
基于FPGA的LVDS高速差分板间接口应用
基于FPGA的总线型LVDS通信系统设计
10-19
我们用FPGA芯片自行设计BLVDS内核及扩展部分。相比之下，使用FPGA可大幅减少芯片数量，降低成本，提高系统可靠性，同时具有更大的灵活性和向后兼容性。由于目前尚无实用的16位VLVDS收发器芯片问世，本设计也填补了专用芯片（ASIC）的空白。
FPGA实现LVDS信号输出 LCD 控制器 verilog
03-06
FPGA实现LVDS信号输出 LCD 控制器 verilog。 FPGA实现LVDS信号输出，可输出所需要的RGB等画面，LVDS是单通道输出 verilog 控制24寸TFT FPGA LVDS LCD verilog TFT
FPGA实现LVDS信号输出 LCD 控制器 verilog
07-09
FPGA实现LVDS信号输出，可输出所需要的RGB等画面，LVDS是单通道输出 verilog 控制24寸TFT
LVDS.rar_LVDS 接口_clayynm_lvds发送_帧数据发送_数据传输
09-20
在本资料包中，"LVDS.rar" 包含了关于LVDS接口设计的两个关键文件："LVDS1_receive.vhd" 和 "LVDS_send.vhd"，它们分别对应LVDS接收端和发送端的Verilog硬件描述语言（VHDL）实现。 LVDS发送端（LVDS_send.vhd）的...
pcb-intf.zip_ECL_LVDS接口电路_LVPECL_接口 intf_电平接口
09-19
芯片主要有以下几种接口电平：TTL（LVTTL）、CMOS、ECL、PECL、LVPECL、LVDS等，其中PECL、LVPECL、LVDS主要应用在高速芯片的接口，不同电平间是不能直接互连的，需要相应的电平转换电路和转换芯片，了解各种电平的...
lvds.rar_LVDS数据传输_fpga_fpga lvds _lvds_lvds fpga
07-15
实现高速 LVDS 数据传输的功能，通过在开发板上环路测试来验证FPGA的LVDS的数据发送和接收。
FPGA视频拼接项目LVDS视频传输数据接口介绍
MDYFPGA的博客
12-11 3414
FPGA视频拼接项目LVDS视频传输数据接口 ***本文为明德扬原创文章，转载请注明出处！*** LVDS（Low Voltage Differential Signaling)即低压差分信号传输，是一种满足当今高性能数据传输应用的新型技术。由于其可使系统供电电压低至 2V，因此它还能满足未来应用的需要。此技术基于ANSI/TIA/EIA-644 LVDS 接口标准。LVDS...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

孤独的单刀

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值