FPGA实现LVDS接口（4）--IDELAYE2原语和IDELAYCTRL原语的介绍及使用（仿真/源码）

目录

1、IDELAYE2是什么？

2、IDELAYE2的使用

2.1、IDELAYE2的信号端口

2.2、IDELAYE2的原语参数

2.3、IDELAYE2的延时计算

2.4、IDELAYE2的四种使用模式

（1）IDELAY_TYPE = FIXED

（2）IDELAY_TYPE = VARIABLE

（3）IDELAY_TYPE = VAR_LOAD

（4）IDELAY_TYPE = VAR_LOAD_PIPE

3、IDELAYCTRL原语

4、IDELAY2与IDELAYCTRL仿真

4.1、FIXED模式的仿真

4.2、VARIABLE模式的仿真

4.3、VAR_LOAD模式的仿真

4.4、VAR_LOAD_PIPE模式的仿真

5、源码下载

---

        总目录点这里：《FPGA接口与协议》专栏的说明与导航

---

1、IDELAYE2是什么？

        IDELAYE2是FPGA的一个底层原语，它的功能主要是给输入的信号添加延迟。那为什么要给输入信号添加延迟呢？假如输入的数据分别为信号和时钟，由于这两个信号传输的频率可能都特别快，再加上它们的走线存在差别，所以它们进入FPGA时可能存在相位上的差别，如下所示：

        data信号在时钟的上升沿变化，此时的采样就很可能导致建立时间违例，