在block design中通过axi interconnect & axi corssbar实现AXI或AXIlite相关信号的互联,方便了很多,不过最近总会遇到莫名其妙的异常(有跨时钟域,也有不跨时钟域的),今天发现是地址采用默认分配而导致的问题,通过手动分配base addr为0,问题解决。
axi interconnect & axi corssbar使用异常
于 2023-11-29 21:55:04 首次发布
在block design中通过axi interconnect & axi corssbar实现AXI或AXIlite相关信号的互联,方便了很多,不过最近总会遇到莫名其妙的异常(有跨时钟域,也有不跨时钟域的),今天发现是地址采用默认分配而导致的问题,通过手动分配base addr为0,问题解决。