代码：时序违例

于 2024-09-11 13:38:56 发布
阅读量152 收藏
点赞数 2
文章标签： fpga开发 fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/HFDMZZ/article/details/142136106
版权

在RFSOC的控制模块中，设计线性调频模块时，需要设置调频系数：步进值=\frac{\frac{带宽*2^{n}}{脉宽*fs^{2}}}

带宽是外部设置输入的，因此需要用到除法，

写好除法公式后，能生成bit流文件，但是生成后的Implementation部分有Total Negative Slack (TNS) 为负数，查了一下是时序违规，

打开Timing Report，时序报告中显示从pulse_width_reg[0][4]到step_LMF_reg[0]，注意这里一定要找到这个起点和终点对应的路径，这样才能找到对应的有问题的代码，这个对应的代码是：

step_LMF< = (83886)/(pulse_width[0]);

phase_offaet[0] <= phase_offaet[0] - step_LMF;
 

把除法修改成其他的符号才没有了报错，还是老实使用PL端进行计算吧

除法（尤其是整数除法）在硬件设计中通常非常耗时，因为它涉及多个时钟周期才能完成。相比于加法和移位等操作，除法逻辑更加复杂，可能会导致较大的逻辑延迟和路径时序问题。一般都不使用除法

HFDMZZ
关注
（77）FPGA时序违例及解决办法-面试必问（一）（第16天）
m0_46498597的博客
01-07 1953
（77）FPGA时序违例及解决办法-面试必问（一）（第15天） 1 文章目录 1）文章目录 2）FPGA初级课程介绍 3）FPGA初级课程架构 4）FPGA时序违例及解决办法-面试必问（一）（第15天） 5）技术交流 6）参考资料 2 FPGA初级课程介绍 1）FPGA初级就业课程共100篇文章，目的是为了让想学FPGA的小伙伴快速入门。 2）FPGA初级就业课程包括FPGA简介、Verilog HDL基本语法、Verilog HDL 入门实例、FPGA入门实例、Xilinx FPGA
时序违例修复
luuuugang的博客
05-07 599
建立时间与工艺、温度、电压、时钟周期有关。保持时间与时钟周期无关。建立保持时间是芯片本身的特性，它们的存在是触发器内部的特性，在屏蔽毛刺方面起到了一定作用。
时序违例的解决方法
qq_40268672的博客
05-26 5873
时序违例可以分为两种情况，分别为建立时间违例和保持时间违例 建立时间违例 降低频率 时钟频率定的太高，导致Tcycle太小，使得不满足建立时间要求。当然最简单的就是降低时钟频率，但是一般一个电路架构定下来的时候为了满足速度与吞吐率的要求，频率一般不允许有太大的改动。 提升工艺 那就是工艺定的实在不合适，基本cell延时很大，可以换更先进的工艺。 上面两种可能性在实际真正的项目里面发生的可能不大，因为一般项目实际编码之前，架构师对工艺与频率都是评估过的。 实际让我们工程师去解决的问题就是由于两级寄存器之间的组
时序违例在FPGA开发流程的分析及解决，结合实际工程
aaa23d1的博客
03-25 5307
本文介绍了VIVADO各个阶段所要注意的影响时序的因素，并根据时序报告的几个重要参数给出相应解决方法。
时序优化方法和引起时序违例的若干问题
u010879745的博客
03-04 6124
源文件出处 G:\Xilinx2018.3\0206\zynq_726\laser_DMA_double\laser1\laser0.srcs\sources_1\bd\system\ipshared\2395\src
时序违例的修正与时序优化的思考方向
qq_38306698的博客
09-13 3218
欢迎关注微信公共号：小鱼FPGA ，一起学Verilog数字电路设计。 先读文章：《时序逻辑电路的建立，保持时间裕量分析》 先读文章：《寄存器以及建立保持时间，输出延时介绍》 先读文章：《一个实例彻底拿下流水线》 时序逻辑电路示意图如下。前后两级寄存器之间有一个组合逻辑运算电路。 假设寄存器的建立时间要求为tsetup, 保持时间要求为thold, 输出延时为tcq（这些参数只要工...
【博客大赛】时序违规的常见原因及解决办法分享
08-05
在后续的讨论中，我们将更加详细地介绍如何具体处理建立时间、保持时间和异步时钟域问题，包括使用图形化工具进行分析和优化，以及具体的代码实现策略，帮助读者更好地理解和解决这些问题，以保证项目的顺利进行。
如何设计实现完成一个FPGA项目
QQ_778132974的博客
09-07 728
确定项目目标：明确项目要实现的功能和性能指标。需求分析：列出所有功能需求、性能需求、接口需求等。可行性分析：评估技术可行性、成本和时间预算。项目总结：总结项目过程中的经验教训，分析成功和失败的原因。项目报告：撰写项目报告，详细描述项目背景、设计过程、测试结果和最终结论。
易灵思FPGA开发（一）——软件安装
weixin_73538444的博客
09-09 448
双击第一个.msi文件进行安装。下载Gtkwave软件。安装USB下载器驱动。
LabVIEW开发FPGA方法与FIFO数据丢失处理
bjcyck的博客
09-07 1468
开发基于NI 7975R FPGA的系统涉及一系列流程，包括驱动安装、LabVIEW项目设置、开发调试、编译和与Windows系统的通信。重点在于FIFO的正确配置，避免数据丢失是关键环节之一，尤其是在使用高速数据流传输时。以下将详细介绍这些过程，并重点讨论FIFO数据丢失的原因与解决方案。
FPGA低功耗设计
Qqyangleiyu的博客
09-09 1015
功耗类型一般可分为动态功耗、静态功耗和浪涌功耗。
初始JESD204B高速接口协议（JESD204B一）
weixin_50810761的博客
09-06 840
JESD204B是用于高速ADC/DAC与逻辑器件通信的串行接口协议，通过减少数据线对和简化PCB布线，解决了LVDS接口在高速数据传输中的布线难度和时序问题。JESD204B支持多通道同步和确定性延时，适用于高速数据传输需求。然而，由于需要锁相环和缓冲器，JESD204B的功耗和数据传输延迟可能高于LVDS。JESD204B包含多种工作模式，其中子类1模式因其复杂性和广泛的应用而受到青睐。JESD204B的结构包括传输层、加扰、链路层和物理层，各层协同工作以实现高效的数据传输。
FPGA 信号设计任务描述
lsh11111的博客
09-09 864
在这个部分中，介绍了如何通过任务(task)的方式来生成复位信号。通过输入复位时间来设定复位的持续时间，同时可以灵活地控制复位的方式（低电平或高电平）。在任务中，通过rst_n和rst_n_i来表示复位状态和复位结束状态。介绍了如何通过任务(task)的方式生成特殊激励信号。通过posedge data_en信号来控制发送数据的时机，逐位地发送dut_data中的数据，并在最后发送完成信号。这一部分介绍了如何在testbench中定义双向信号，并通过中间变量和输出使能控制传输方向。### 双向信号设计。
Sobel边沿检测
m0_66619666的博客
09-06 786
边缘检测，针对的是灰度图像，顾名思义，检测图像的边缘，是针对图像像素点的一种计算，目的是标识数字图像中灰度变化明显的点，图像的边缘检测，在保留了图像的重要结构信息的同时，剔除了可以认为不相关的信息，大幅度减少了数据量，便于图像的传输和处理。基于查找，零穿越的方法，Sobel算法准确率较低，效率高，基于Sobel算子。
Zynq(2)从Hello World熟悉Zynq开发流程
余生芳华，灵魂共舞
09-09 1268
了解硬件环境，熟悉soc裸机的开发流程。
基于FPGA的开源项目：FOC/SHA/USB/JPEG等
whik1194的博客
09-06 2088
本库用 FPGA 实现一个通用的 USB 1.1 (Full Speed) device 控制器，可以像 STM32 单片机那样，用非常简单的电路来实现 USB 设备，而不依赖额外的 USB 芯片。(FOC)，用于驱动永磁同步电机 (PMSM) 或无刷直流电机 (BLDC)，FOC控制算法对传感器采样速率和处理器算力提出了一定的要求，使用 FPGA 实现的 FOC 可以获得更好的实时性，并且更方便进行多路扩展和多路反馈协同。以下是从大佬的GitHub主页按Star排名挑选的一些项目，分享给大家参考学习。
vivado 时间汇总报告
cckkppll的博客
09-09 412
vivado 时间汇总报告
FPGA 学习仿真硬件设计
最新发布
lsh11111的博客
09-10 754
/ 调用adder模块，自定义名字为u1。// 调用adder模块，自定义名字为u2。// 输出信号 outa。// 输入信号 ina。// 输入信号 inb。
FPGA中存在时序违例，但是结果显示正常，这种代码可用嘛
07-14
对于FPGA中存在时序违例但结果显示正常的情况，需要根据具体情况来判断代码的可用性。时序违例通常意味着设计的时钟周期无法满足某些约束条件，这可能导致不可预测的行为或潜在的问题。尽管结果显示正常，但这并不意味着代码是可靠或可持续的。 在某些情况下，时序违例可能是由于FPGA的某些特性或优化引起的，但这仍然是一个不推荐的做法。时序违例可能会导致性能下降、功耗增加、可靠性问题等。 为了确保代码的可用性，建议进行时序分析和优化，以满足FPGA的时序约束。这可能涉及重新设计电路、优化布线、更改时钟频率等。使用工具如时序分析工具和约束编辑器可以帮助进行时序优化。 总之，尽管结果显示正常，但存在时序违例的代码仍然需要进行优化和修复，以确保可靠性和可持续性。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值