提升SRAM性能的传统方法

最新推荐文章于 2023-05-11 17:23:29 发布
最新推荐文章于 2023-05-11 17:23:29 发布
阅读量685 收藏 1
点赞数
文章标签： sram 存储器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/NETSOL/article/details/110132703
版权
本文探讨了在低功耗芯片中优化SRAM性能的重要性，特别是针对数据保持和写能力的挑战。传统的尺寸调整方法通过调整NMOS和PMOS的宽度比来匹配驱动能力，但在低电压和不同工艺角下导致显著的面积开销和宽度比增加。温度变化进一步加剧这一问题。为维持亚阈值区的噪声容限，传统的解决方案可能会加重面积代价。同时，增强写能力的策略如高电压字线和降低供电电压，虽能缓解问题，但也引入额外功耗和稳定性问题。因此，寻找有效且兼顾功耗的SRAM优化策略是当前面临的挑战。
摘要由CSDN通过智能技术生成

随着诸如医疗电子和无线传感节点等应用的兴起,低功耗芯片受到了越来越广泛的关注.这类芯片对性能和功耗要求苛刻.静态随机存储器(SRAM)作为芯片的重要组成部分,大程度上影响着芯片的面积和功耗,因此其功耗的优化成了芯片功耗优化的关键所在。

SRAM单元的数据保持功能是通过背靠背的反相器实现的,因此为了使单元能最稳定地保持数据,每个反相器都要工作在最优的噪声容限下.使单个反相器获得最优噪声容限的传统做法是,先把NMOS和PMOS的沟道长度固定为最小沟道长度，再调整NMOS和PMOS的宽度比(W,WR),从而匹配两者的驱动能力.

图1显示了室温下(25℃),传统尺寸调整方法在不同电压下宽度比的变化趋势.从全局观察,宽度比随电压降低呈增长趋势.同时其增长率在不同工艺角下有明显差别.产生这个趋势的原因在于:PMOS与NMOS驱动能力的差距随电压降低而加大,不同的工艺角又会影响这个差距的数值.最终低电压下PMOS需要付出不同的面积代价去匹配NMOS的驱动能力.室温下最恶劣的宽度比出现在电压为0.2V,工艺角为FNSP的条件下.此时数值为93左右,消耗了大量面积.此外温度对宽度比也有着不可忽略的影响.引入温度因素后,传统的尺寸调整方法会带来如图2所示的变化.随着温度的降低(80℃,25℃,-40℃),尺寸开销加剧.在-40℃和80℃下,最坏情况依旧出现在0.2V电压,FNSP工艺角下,此时宽度比分别达到300和45.

在这里插入图片描述

图1室温下宽度比随电压和工艺角的变化趋势

巨大的尺寸开销不仅会导致漏电的增加,也会影响电路在亚阈值区的功能.而且,由于亚阈值区晶体管电流与阈值成指数关系,所以微小的阙值变化都能带来显著的电流变化,从而导致宽度比发生进一步偏移[.因此为维持SRAM 单元在亚阈值区的噪声容限,采用传统的尺寸调整法会使得单元

最低0.47元/天 解锁文章
NETSOL
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
常用存储器(SRAM、DRAM、NVRAM、PSRAM)简单介绍
houxiaoni01的博客
04-14 1万+
PSRAM作为常用的一种外设存储设备，所具有的优点使其广泛被应用。本文先介绍常用的存储器简单介绍各自特点，在原理章节对psram的工作原理进行详细介绍。 对于常用的存储器可以简单分类如下： 1、数据易失性存储器，如DRAM(Dynamic RAM，动态RAM)、SRAM(Static RAM，静态RAM)。这类存储器读写速度较快，但是掉电后数据会丢失。在SoC设计中通常被用作数据缓存、程序缓存； 2、数据非易失性存储器，如NAND/NOR flash。这类存储器读写速度比较慢，但是在掉电后数据不会丢失。因此
SRAM速度提升思路及方法
aur123682的博客
05-05 1732
SRAM总体分为两大部分，一部分是存储阵列，另一部分是外围辅助电路。提高SRAM工作速度从这两大方面着手。 ·存储阵列 对于存储阵列，首先可以通过降低工艺节点，以达到提高器件本身速度，从而提高整体SRAM速度的目的；其次就是提高VDD大小(使每个cell的工作电压略高于外围电路电压)，但不能提得过高，由于工艺节点越先进，VDD本身的要求也越低。 上面两种方法在实际设计中会有应用到。...
操作系统基础知识介绍之内存技术和优化（一）（包含SRAM和DRAM、SDRAM、GDRAMs）
最新发布
欢迎交流！
05-11 1274
使用 SRAM 可以满足最小化高速缓存访​​问时间的需要。然而，当缓存未命中时，我们需要尽快将数据从主存中移出，这就需要高带宽内存。这种高内存带宽可以通过将构成主内存的许多 DRAM 芯片组织成多个内存条并使内存总线更宽来实现，或者两者兼而有之。高带宽内存是一种利用3D堆栈工艺将多个DRAM芯片垂直堆叠在一起的内存技术，可以提供高达1TB/s的带宽，适用于高性能计算、人工智能、图形处理等领域。高带宽内存与传统的DDR内存相比，具有以下优势：体积更小，可以节省空间和成本。
Arduino造轮子—Flash&SRAM优化代码
Redamancy785的博客
03-09 588
造轮子—Flash&SRAM优化代码
SRAM理论基础
weixin_45171209的博客
03-16 8414
静态随机存取存储器（Static Random Access Memory，SRAM）是随机存取存储器的一种。所谓的“静态”，是指这种存储器只要保持通电，里面存储的数据就可以恒常保持[1]。相对之下，动态随机存取存储器（DRAM）里面所存储的数据就需要周期性地更新。然而，当电力供应停止时，SRAM存储的数据还是会消失（被称为易失性存储器），这与在断电后还能存储资料的ROM或闪存是不同的。 设计 SRAM由存储矩阵、地址译码器和读写控制电路组成,容量的扩展有两个方面:位数的扩展用芯片的并联，字数的扩展可用外加
CPU高速缓存SRAM命中问题的总结与实验
liu_if_else的博客
11-23 3233
1，多级缓存结构由于内存传输信号至CPU的速度过慢（相对于CPU的计算速度），目前在CPU与内存之间都存在着多级缓存（intel core i5和i7是3级缓存，L1,L2,L3），内存，缓存，CPU的结构关系大致如下。 (图1）高速缓存中存储信息的主要单位是组（sets)，每组里有行（associative)，每行里存着固定大小的字节，数据块，（line size）。每级缓存大小既是sets*a
为实现高性能选择正确的 SRAM 架构
12-09
传统上，设计者倾向于使用单端口、单时钟域的SRAM作为基础，但随着技术的发展，提升SRAM性能的方式已不再局限于提高时钟频率和总线宽度。为了满足高级通信系统和其他高带宽应用的需求，我们需要深入理解带宽的概念...
SRAM.zip_串口SRAM
09-20
**串口SRAM详解** 串行静态随机存取存储器（Serial Static Random-Access Memory，简称串口SRAM）是一种采用串行接口...通过这个实验，你可以深入了解串行通信协议的细节，以及如何在实际项目中利用SRAM提升系统性能。
同步类型的双端口SRAM
11-14
管道操作允许数据在时钟周期之间预先准备，从而提高系统的吞吐量，特别是在高频率工作时，可以显著提升性能。这使得同步管道突发式SRAM能够适应更高速度的需求，满足高性能计算和通信应用的苛刻要求。 总的来说，...
一种新型的双阈值4T SRAM单元的设计
10-15
随着技术的进步，SRAM的集成度不断提升，对于高密度、高性能的SRAM单元的需求也日益增长。本文探讨了一种新型的双阈值4T SRAM单元设计，该设计旨在通过减少晶体管数量来优化存储单元面积，从而提高SRAM的集成密度，...
用于3D多核芯片上网络的紧密混合SRAM NUCA的性能和网络功率评估
03-17
本篇文章聚焦于3D多核芯片上基于SRAM的非均匀缓存架构（NUCA）的性能和网络功耗评估。NUCA是一种针对多核网络芯片（Network on Chip, NoC）设计的缓存架构，可以有效提高缓存的访问效率和系统的性能。随着芯片上集成...
计算机操作系统学习笔记(2)——存储器结构
BookSea的博客
12-02 786
按时日更 文章目录一、存储器结构二、CPU二、寄存器三、总线四、执行过程 一、存储器结构 内存的数据会被加载到 CPU 的寄存器和 Cache 中 CPU Cache也在CPU里，称为CPU高速缓存，分L1,L2和L3。L1体积最小，离的最近。L1可分为数据缓存和指令缓存 CPU Cache ⽤的是⼀种叫 SRAM（Static Random-Access Memory，静态随机存储器）的芯⽚。SRAM 之所以叫「静态」存储器，是因为只要有电，数据就可以保持存在，⽽⼀旦断电，数据就会丢失了。 CPU存
内存带宽如何计算？
yuyin86的专栏
11-19 6503
今在网上看到一篇有关内存带宽是如何计算的文章，还不错，转过来和大家一起分享。 内存带宽计算公式：带宽=内存核心频率×内存总线位数×倍增系数。 先容我从DDR的技术说起，DDR采用时钟脉冲上升、下降沿各传一次数据，1个时钟信号可以传输2倍于SDRAM的数据，所以又称为双倍速率SDRAM。它的倍增系数就是2。 DDR2仍然采用时钟脉冲上升、下降支各传一次数据的技术（不是传2次），
存储器PCB布线技巧
妖米的博客
10-22 1247
画电路板时，对于一些存储器，为了布线方便，是可以打乱数据线好地址线的。 SRAM 异步静态随机存储器，数据线和地址线可以分别打乱。 但是要注意SRAM上的UB# 和LB# 这两个高低字节进行分时或选择输入（输出），那么数据线只能8位一组打乱，也就是高八位和低八位的数据线不能混乱，得分开分别打乱 。 SDRAM 同步动态随机存储器，地址线不能打乱，数据线可以打乱。 由于SDRAM的行列地址是分时发送的，且行地址好列地址位数不一致，所以地址线不能打乱。数据线只能8位一组打乱，也就是高八位和低八位的数据线不
SRAM和DRAM详解
热门推荐
Ingrid的博客
04-02 1万+
文章目录1.SRAM和DRAM区别为什么DRAM需要不断的刷新寻址方式寻址方式2.ROM和RAMRAMDRAM原理FlashReference 1.SRAM和DRAM区别 DRAM用作内存比较多，SRAM用作cache比较多。 从名字上看，SRAM与DRAM的区别只在于一个是静态一个是动态。SRAM不需要刷新电路就能够保存数据，所以具有静止存取数据的作用。而DRAM则需要不停地刷新电路，否则内部的...
SRAM与SDRAM的区别
weixin_33672109的博客
05-06 462
SDRAMSDRAM(Synchronous Dynamic Random Access Memory)同步动态随机存取存储器，同步是指Memory工作需要步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是由指定地址进行数据读写。目前的168线64bit带宽内存基本上都采用SDRAM芯片，工作电压3.3V电压，存取...
SRAM SDRAM DDR 简介
monkea123的博客
11-27 8869
SRAM 为什么要讲 SRAM 呢？因为大多数的朋友最先接触 RAM 芯片都是从 SRAM 开始的，因为大量的 STM32 单片机开发板都使用到了 SRAM，比如 F103、 F407 等，基本都会外扩一个512KB 或 1MB 的 SRAM 的，因为 STM32F103/F407 内部 RAM 比较小，在一些比较耗费内存的应用中会出现内存捉紧的情况，比如 emWin 做 UI 界面。我们简单回顾...
SRAM的性能及结构
EVERSPIN的博客
06-29 6716
SRAM它也由晶体管组成。接通代表1，断开表示0，并且状态会保持到接收了一个改变信号为止。这些晶体管不需要刷新，但停机或断电时，它们同DRAM一样，会丢掉信息。SRAM的速度非常快，通常能以20ns或更快的速度工作。静态ram中所谓的“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。SRAM不需要刷新电路即能保存它内部存储的数据。因此SRAM具有较高的性能， SoC随着工艺进步设计复杂度增加，embeded sram也越来越多。在40nm SoC产品Sram一般在20Mbits左右，当工艺
SRAM与SDRAM的比较
紫烟的嵌入式专栏
04-10 1万+
  内存在电脑中起着举足轻重的作用，一般采用半导体存储单元，包括随机存储器（RAM），只读存储器（ROM），以及高速缓存（CACHE）。按内存条的接口形式，常见内存条有两种：单列直插内存条（SIMM），和双列直插内存条（DIMM）。SIMM内存条分为30线，72线两种。DIMM内存条与SIMM内存条相比引脚增加到168线。DIMM可单条使用，不同容量可混合使用，SIMM必须成对使用。 按内存的
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值