[RTL综合]综合时保持RTL中直接写入的cell的层级

最新推荐文章于 2025-02-21 10:16:27 发布
最新推荐文章于 2025-02-21 10:16:27 发布
阅读量2.4k 收藏 4
点赞数
CC 4.0 BY-SA版权
分类专栏： DFT
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/SH_UANG/article/details/54755024
本文介绍如何在RTL代码综合过程中通过设置属性保留已映射的单元(cell)，避免这些单元被DesignCompiler优化掉。文章详细展示了设置donttouch属性的方法，并提供了具体的Tcl命令示例。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

在RTL代码中，有一些直接被RTL例化的cell，在综合的时候，不希望被Design Compiler的给优化掉。可以在合成之前，将已经被map的cell设置成dont touch 属性。 

set_dont_touch [get_cells * -hierarchical -filter "is_mapped==true"]

设置之后，综合，综合之后，再将cell属性弄成false。

  set_dont_touch [get_cells * -h -filter "is_mapped==true"]
  compile
  set_dont_touch [get_cells * -h] false
目标检测YOLO实战应用案例100讲-基于FPGA的目标检测硬件加速技术及其应用研究(中)
qq_36130719的博客
04-29 979
数据预处理主要包括数据增强和基础变换，输入图像经过良好的预处理，可以大幅提 升模型的泛化能力和性能。定点量化，同时也使用了大量的硬件资源，导致其功耗极高，虽然其能效比优于本设计，但其总体功耗并不适用于低功耗的场景；由于YOLO v2网络首层的输入特征图尺寸为，而从DRAM中读取的输入图像尺寸不一定符合该大小，因此需要对输入的RGB图像的尺寸进。到更高的速度，减少模型过拟合的发生。这种结构可以使模型达。硬件实现中，我们将完成这样的一组乘累加运算的单元，称为一个处理单元（process element，
Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现
2401_84185145的博客
04-28 1852
理论上，FPGA从编程到下载实现预期功能的过程最少仅需要上述7个步骤中的4、5、6和7，即RTL分析、综合、实现和下载。其中的RTL分析、综合、实现的具体含义和区别又是什么？
RTL综合<一>
诛诸的博客
10-13 9530
这次介绍一些有关RTL综合的知识组合逻辑综合可综合的逻辑可由以下方式描述： 结构化的基本门网表 一系列连续赋值语句 一个电平敏感的周期性行为 门级网表综合module test( input a, b, c, d, e, output y1_out, y2_out ); wire y1, y2, y3, y4, y5, y6, y7, y8; and (y1, a,
IC开发——RTL综合
飞鹤的程序员人生
07-31 1296
Verilog 是硬件描述语言，就是用代码的形式描述硬件的功能，最终在硬件电路上实 现该功能。在Verilog描述出硬件功能后需要使用综合器对Verilog代码进行解释并将代码转化成实际的电路来表示，最终产生实际的电路，也被称为网表。这种将Verilog代码转成网表的工具就是综合器。verilog的代码是否能够综合成实际的电路，综合成的实际电路是否符合要求。都需要通过综合来验证。
对RTL进行综合与评估
ZSHSTC的博客
11-20 1177
信息来源：ChatGPT-4o是验证RTL代码（硬件描述语言编写的电路逻辑）的行为是否符合设计预期。是将RTL代码转化为目标硬件（FPGA或ASIC）可以实现的门级网表（gate-level netlist）。是确保整个设计功能在不同角度均满足规格要求（比仿真范围更广）。功能验证：检查设计逻辑是否符合规格书。：使用数学方法检查RTL和门级网表等是否一致。：确保测试用例触发了设计的所有功能路径。：JasperGold、Questa等。
逻辑级（RTL）综合流程
Ingrid的博客
04-02 3789
集成电路芯片半导体中英文对照术语词汇表
weixin_45825101的博客
07-24 2万+
英语 中文 1-9 　 10 gigabit 10 Gb 1st Nyquist zone 第一奈奎斯特区域 3D full‑wave electromagnetic solver 3D 全波电磁解算器 3-state 三态 4th generation segmented routing 第四代分层布线技术 5G commercialization 5G 商用 7 series FPGA 7 系列 FPG
请开发一个脚本，对某个文件夹下所有.docx的word中的表格进行检测，将表格中每个单元格的单个字符不符合times new roman字体的字符报告出来。
最新发布
07-02
这里我们简化：直接使用Normal样式#实际上，样式可能有层级，但python-docx中，我们可以通过base_style属性递归查找，但这样可能复杂#我们直接返回Normal样式的字体return document.styles['Normal'].font.name#但是...
DC学习-第六章
zymwzgl的博客
10-16 1678
6定义设计环境 在设计优化前，你必须定义设计预期的操作环境。你可以通过指定操作条件，线负载模型，和系统接口特征来定义环境。 操作条件包括温度，电压，和工艺变化。线负载模型评估线长度对设计性能的影响。系统接口特征包括了输入驱动，输入和输出负载，和散出负载。环境模型会直接影响设计的综合结果。 在Design Compiler中，模型由你为设计制定的属性集合和约束决定的，这些属性和约束是由dc_shel...
【Tessent Shell Users Manual】【Ch5】Workflows(2)【Hierarchical Designs】(1) Physical Blocks
Tranquil_ovo的博客
07-17 1857
Hierarchical DFT
简单形象例子解释一下RTL 转换为门级电路，以及综合（Synthesis）
Never Give Up
02-21 652
就是使用实际的积木块（AND、OR、NAND 门）来搭建真实的房子。，就像食谱告诉你怎么做菜，但不会细节到具体的食材品牌和厨具型号。（Synthesis），转换成具体的“门电路”只是一个逻辑设计，就像画一个房子的示意图；，就像食谱最终变成真正的厨房配置。，但芯片实际实现时，EDA 工具会。，是 RTL 代码转换后的。
RTL概念与常用RTL建模
热门推荐
lzhang97的博客
06-11 5万+
RTL和综合的概念 RTL（Register Transfer Level，寄存器传输级）指：不关注寄存器和组合逻辑的细节（如使用了多少逻辑门，逻辑门之间的连接拓扑结构等），通过描述寄存器到寄存器之间的逻辑功能描述电路的HDL层次。RTL级是比门级更高的抽象层次，使用RTL级语言描述硬件电路一般比门级描述简单高效得多。 RTL级语言的最重要的特性是：RTL级描述是可综合的描述层次。 综合（Synthesize）是指将HDL语言、原理图等设计输入翻译成由与、或、非门等基本逻辑单元组成的门级连接（网表），并根
RTL 和 综合 等一些基本概念的摘记
gioc的专栏
09-03 2389
1. RTL一般词典上有两种解释：Resistor -Transistor Logic 电阻晶体管逻辑(电路)Register Transfer Level  寄存器传输级 对于EDA来说，应该是第二种。对于RTL的意义理解，在网上收集到以下一些说法： RTL是介于逻辑级与算法级的一种描述级别...
DC综合基本概念：set_dont_touch
weixin_52822919的博客
11-20 4390
DC综合， set_dont_touch
DC综合基本概念-dont_touch,size_only
weixin_52822919的博客
03-06 8571
DC综合，dont_touch,size_only，set_dont_touch,set_dont_touch_network,set_ideal_network
【芯片设计- RTL 数字逻辑设计入门 番外篇 6.1 -- 术语 Wafer 与 Tile 与 cell 关系介绍】
CodingCos的博客
01-30 1570
wafer，就是大家说的晶圆，晶圆的成分是硅，硅是由石英沙提炼出来的，将其纯化制成硅晶棒，将其切片就是芯片制作需要的晶圆。实际上的晶圆直径是分为150mm，300mm以及450mm这三种，而12吋约等于305mm，为了称呼方便所以称之为英寸晶圆，目前国内晶圆生产线以 8英寸和 12 英寸为主。经过光刻，参加杂质，晶圆上形成点阵状晶粒，晶粒叫做die，如图所示。一般来说，每个芯片都有大量的晶粒，组织一次 pin 测试模式是一个非常复杂的过程，这就要求尽可能批量生产相同规格型号的芯片。
set_dont_touch以及ideal net的讨论
weixin_30505225的博客
10-31 2332
set_dont_touch不会穿过logic，可以用于cells, nets, references, 和 designs。你不希望DC碰的地方，都可以用它。 set_dont_touch_network可以穿过logic，可以用于clocks, pins, 或 ports，比上面的范围小。当你对设计不十分熟悉时，这个属性可能会传到你不希望的地方去。 ideal_net 顾名思义就...
PT：set_dont_touch应用范围
m0_61544122的博客
02-28 921
设置在net上，这条net被禁止插buffer，这条net的driver 和load cell则可以size或移除。pt的set_dont_touch不能应用在pin/port上，只能设置在net/cell上。设置在library cell上，所有reference name符合指定library cell的instance都有don't touch属性。当设置在instance上，这个cell不能size，移除，或者移动。设置在hier cell时，下层的cell都具备don't touch属性。
ICC2（三）CTS 阶段常用命令
m0_61544122的博客
05-15 7431
ICC2 clock opt阶段常用命令
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值