FPGA——XILINX原语（1）

最新推荐文章于 2024-04-23 08:42:53 发布

云影点灯大师

最新推荐文章于 2024-04-23 08:42:53 发布

阅读量1.2k

点赞数 12

文章标签： fpga开发 fpga

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.csdn.net/Treasureljc/article/details/135139914

版权

FPGA——XILINX原语（1）

1.时钟组件
2.IO端口组件

1.时钟组件

时钟结构
在这里插入图片描述

（1）BUFG

在这里插入图片描述
输入输出

在这里插入图片描述

（2）BUFH

在这里插入图片描述
输入输出

在这里插入图片描述

（3）BUFR

可以进行分频，就不用进入PLL了

在这里插入图片描述
输入输出

（4）BUFIO

在这里插入图片描述
输入输出

（5）使用场景

在这里插入图片描述

2.IO端口组件

在这里插入图片描述

HR是3 HP是2
在这里插入图片描述

（1）IDDR

其中 ILOGICE3的结构
在这里插入图片描述

其中
IDDR：输入数据的双沿采样，是ILOGIC块中专用的寄存器，用于实现输入数据双沿采样。

IDDR工作模式：
OPPOSITE_EDGE mode ；
SAME_EDGE mode ；
SAME_EDGE_PIPELINED mode；

常用的模式为 SAME_EDGE_PIPELINED mode
在这里插入图片描述
原语

（2）ODDR

ODDR ：输出数据的双沿采样，是OLOGIC块中专用的寄存器，用于实现输出数据双沿采样
在这里插入图片描述
ODDR工作模式：
OPPOSITE_EDGE mode ；
SAME_EDGE mode ；

常用 SAME_EDGE mode ；
在这里插入图片描述
原语

（3）IDELAY

在这里插入图片描述

云影点灯大师

关注

12
点赞
踩
25

收藏

觉得还不错? 一键收藏
打赏
0
评论
FPGA——XILINX原语（1）

IDDR：输入数据的双沿采样，是ILOGIC块中专用的寄存器，用于实现输入数据双沿采样。ODDR ：输出数据的双沿采样，是OLOGIC块中专用的寄存器，用于实现输出数据双沿采样。常用的模式为 SAME_EDGE_PIPELINED mode。常用 SAME_EDGE mode；可以进行分频，就不用进入PLL了。其中 ILOGICE3的结构。HR是3 HP是2。
复制链接

扫一扫

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

打赏作者

云影点灯大师 你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20

扫码支付：¥1

获取中

扫码支付

您的余额不足，请更换扫码支付或充值

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。