Vivado 使用ila 出现的 bug

最新推荐文章于 2024-06-07 23:09:19 发布
最新推荐文章于 2024-06-07 23:09:19 发布
阅读量1.3k 收藏
点赞数
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/akirito12/article/details/125063078
版权

记录一下Vivado 使用的ila 调试时候出现的问题

问题：

下载到板卡中的结果正确，但是通过ila 抓信号的时候不正确。
vivado 版本2021.2.1

解决：

电脑重启，重新打开vivado

王老剑客
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Vivado下ILA使用指南.docx
05-11
Vivado下ILA使用指南,
Vivado中原语使用汇总
06-25
Vivado中原语使用汇总
[FPGA/Vivado/ILA]Vivado的ILA核在Waveform界面无任何变化，抓取不到信号和数据
热门推荐
KKKKKKOBE_24的博客
12-04 1万+
使用Vivado软件操作ILA核，在Waveform界面如遇到抓取不到信号的问题，如下图所示： 可能在以下方面出现问题： 最基础也是最重要的： 通过IP Catalog产生ILA核后，是否在代码里例化ILA？ILA例化的信号是否正确？ 可以打开synthesized design和implemented design，查看schematic中的看看连接情况。 Add Prodes：是否加入需要观察的信号？ 添加需要观察的信号，方便观察各个时刻的波形和数据。 Trigger Setup：是否设置触发信
vivado debug信号被优化
missssssed的博客
03-19 188
如(* mark_debug="true" *) input。在语句前加入(* mark_debug="true" *)debug中有const0时。
Vivado XSIM仿真器 前仿真、后仿真寄存器信号输出高阻态
membre_non的博客
07-14 555
因为计数器从8192倒序计数到0，综合后寄存器被优化为了14位。在综合后、布线后的行为仿真和时序仿真都显示高阻Z，且复位信号不起作用。因为解决不了modelsim综合后仿真一直报错的问题，只能先用Vivado自带的XSIM仿真，遇到了一个莫名其妙的bug。综合后仿真波形正常。在模块中定义了20位的计数器。
Vivado中使用逻辑分析仪ILA
坚持
10-15 1万+
FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。在vivado中叫 ILA（Integrated Logic Analyzer），之前在ISE中是叫ChipScope。基本原理就是用fpga内部的门电路去搭建一个逻辑分析仪，综合成一个ILA的core核伸出许多probe去探测信号线。 下面逐步讲解在线debug
vivado ila没有信号，也不能添加
qq_43811597的博客
10-02 3484
这种情况就是下载的程序不对，或者没有下进去，一般是两种情况，第一，下载了固化的bit文件，那么必须先掉电才有效。第二种，下载程序时，没有掉电就打开硬件连接了，此时没有下载新的bit文件，里面还是上一次的bit文件，但此时ila会自动打开。所以点击program device重新下载程序即可。
Vivado ILA 使用问题记录
u014250897的专栏
08-10 1099
fpga ila 使用过程问题记录
解决vivado抓取ila信号名错乱问题
qq_34839501的博客
05-30 2003
vivado ila 信号名错乱
VIVADO下ILA使用指南.doc
10-06
VIVADO下ILA使用指南.doc
Vivado使用教程.pdf
04-14
对vivado2018.2的基本使用流程做了一个详细说明.以一个流水灯入门工程为例子,说明了工程的建立,综合,实现,下板调试.
fpga设计中如何防止信号被优化
硬码农二毛哥的博客
02-13 2423
本文分别对quartus和vivado防止信号被优化的方法进行介绍。
Vivado使用ILA调试报错解决
m0_46498597的博客
02-03 4299
1.1 Vivado使用ILA调试报错解决 1.1.1 本节目录 1）本节目录； 2）本节引言； 3）FPGA简介； 4）Vivado使用ILA调试报错解决； 5）结束语。 1.1.2 本节引言 “不积跬步，无以至千里；不积小流，无以成江海。就是说：不积累一步半步的行程，就没有办法达到千里之远；不积累细小的流水，就没有办法汇成江河大海。 1.1.3 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。
关于FPGA设计仿真与硬件实测不一致的原理记录
HIT_wzp的博客
08-25 2465
总结：Multi-Driven导致 近日在做UART串口协议的FPGA仿真，是非常基础的小练手，决定不借鉴网络上大段落的代码，但依旧出现了严重的问题。 写Testbench时，Simulation的波形符合预期。 但是在综合时，出现了Critical warning，起初并没有在意，直接将程序载入到黑金开发板之中，结果无论是在扩展口用示波器，还是用ILA进行波形观察，都无法得到与仿真相似的结果。 最后，将Multi-Driven相关的输入进行了修改，得到了预期波形。 得不到波形的原因终于解决，但.
[FPGA开发工具使用总结]VIVADO在线调试(1)-信号抓取工具的使用
qq_30324203的博客
04-28 6998
本文介绍了针对VIVADO开发工具的在线分析工具的使用方法。例如，如何添加被测信号，如何准确的观测到被测信号的典型现象，以及通常会遇到的问题等。
Vivado2019.1调试（ILA抓取跨时钟域信号波形问题总结）
weixin_60381535的博客
08-28 3509
（1）两个ILA时钟CLKA和CLKB分别为跨时钟域的两个快慢时钟，通过（Mark Debug+Set Up Debug）方式添加的信号会自动连接到相应的时钟信号.（2）DeBug Hub时钟为ILA时钟和JTAG时钟的中间连接部分，三者时钟关系需要满足要求。（3）DeBug Hub时钟在通过。
Vivado使用ila核进行板级debug的教程
qq_57028237的博客
10-26 517
使用vivado和ila核进行板级debug
vivado CLOCK_REGION
最新发布
cckkppll的博客
06-07 407
vivado CLOCK_REGION
verilog 232串口通信程序
wangjie36的博客
06-07 32
通常串口的一次发送或接收由四个部分组成：起始位S、数据位D0~D7（一般为 6 位~8 位之间可变，数据低位在前）、校验位（奇校验、偶检验或不需要校验位）、停止位（通常为1位、1.5位、2位）。在一次串口通信过程中，数据接收与发送双方没有共享时钟，因此，双方必须协商好数据传输波特率。通常对串口进行数据采样，采用更高频的时钟。具体的工作流程为：发送端按照预先设定好的波特率，发送起始位（Start）+数据位（data）+奇偶校验位+结束位。起始位为逻辑 0，结束位为逻辑 1，发送端在空闲状态为 1。
vivado使用ila VHDL
04-05
Vivado中的ILA（Integrated Logic Analyzer）是一种可编程的硬件调试工具，可用于分析FPGA设计中的时序和状态信息。以下是使用VHDL编写和使用ILA的基本步骤： 1. 在Vivado中创建一个新的VHDL工程。 2. 在设计中添加一个ILA核。 3. 在设计中添加需要分析的信号。 4. 编写一个VHDL测试程序，包含需要分析的信号的测试向量。 5. 将测试程序综合到FPGA中，并设置ILA以进行分析。 6. 运行测试程序并分析ILA捕获的信号。 下面是一个简单的VHDL代码示例，用于向FPGA中的LED灯发送一个脉冲信号并使用ILA分析： ```vhdl library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; entity test_ila is Port ( clk : in STD_LOGIC; reset : in STD_LOGIC; led : out STD_LOGIC); end test_ila; architecture Behavioral of test_ila is signal pulse : STD_LOGIC := '0'; begin process(clk, reset) begin if reset = '1' then pulse <= '0'; elsif rising_edge(clk) then pulse <= not pulse; end if; end process; led <= pulse; end Behavioral; ``` 在设计中添加ILA核和需要分析的信号后，可以使用以下VHDL代码将测试程序综合到FPGA中并设置ILA： ```vhdl library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.NUMERIC_STD.ALL; entity test_ila_tb is end test_ila_tb; architecture Behavioral of test_ila_tb is component test_ila is Port ( clk : in STD_LOGIC; reset : in STD_LOGIC; led : out STD_LOGIC); end component; signal clk : STD_LOGIC := '0'; signal reset : STD_LOGIC := '1'; signal ila_trig : STD_LOGIC := '0'; begin uut : test_ila port map (clk => clk, reset => reset, led => open); process begin clk <= not clk after 5 ns; end process; process begin wait for 100 ns; reset <= '0'; wait for 100 ns; ila_trig <= '1'; wait for 100 ns; ila_trig <= '0'; wait for 100 ns; reset <= '1'; wait; end process; end Behavioral; ``` 在测试程序中，将reset信号设置为'1'，然后在100ns时将其设置为'0'，然后在另外100ns时将ILA的触发信号ila_trig设置为'1'，然后在100ns后将其设置为'0'，最后在无限等待中将reset信号设置为'1'。 最后，运行测试程序，然后使用Vivado的ILA工具分析捕获的信号。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值